软件锁相环设计与性能分析研究

随着我国经济社会的不断发展,计算机技术也得到了快速发展.本文根据虚拟无线电技术和锁相环的特点及基本原理,提出一种新的设计方法——软件化锁相环的。这种新的方法不仅在基本结构上保持了原有的锁相环,同时也减少了硬件电路非线性对环路性能的影响,具有跟踪精度高、捕获时间短和参数设计灵活等优点。文中主要通过论述这种方法的数学模型,分析软件锁相环和模拟锁相环在性能方面存在的差异,探讨实际应用中参数设定的基本准则。计算机仿真结果表明,在加性高斯白噪声信道下,针对2种常见特征的信号,软件锁相环具有较高的测量精度和较好的抗干扰性能。     

一种智能有载调压设备的软件锁相环设计

针对一种智能有载调压设备控制器中锁相环的设计进行了系统性分析。通过简要对比锁相环的性能说明了广义积分软件锁相环(DSOGI_SPLL)的自身优势。通过PLECS仿真分析验证了该锁相环的设计参数及运行性能,进一步介绍了基于DSP28335的软件锁相环实现方式及其注意事项。     

软件锁相环的设计与仿真

根据软件无线电技术的特点和锁相环的基本原理,提出了一种适于计算机软件实现的锁相环数学模型,并分析了不同参数对锁相环捕获和跟踪性能的影响,得出不同情况下参数设定的基本准则。计算机仿真结果表明,软件锁相环在加性高斯白噪声信道下具有较好的捕获与跟踪性能。     

高动态短时突发通信系统数字锁相环设计

根据实际应用背景给出了一种数字锁相环参数设计方法，并对其捕获性能进行了分析，然后在具体系统中综合考虑载波同步、符号同步与帧同步对本数字锁相环的影响，并以“通过率”来评价其性能。实践表明，该数字锁相环在低信噪比下仍具有良好性能。     

基于锁相环技术的过程辨识方法研究

针对广泛应用的继电反馈自整定控制器辨识方法的局限性,提出一种基于锁相环原理的过程非参数模型辨识方法。以NI公司的虚拟仪器软件LabVIEW为开发平台设计了锁相环过程辨识系统,包括被控过程仿真器、PCI-6024E数据采集卡和锁相环辨识软件设计三部分。实践证明,该系统具有操作简单,辨识精度较高的特点,具有良好的应用前景。     

拉曼激光光学锁相环参数设计及仿真

光学锁相环（Optical Phase-locked Loop,OPLL）技术是实现激光相位相干的有效方法。鉴于环路滤波器参数直接影响光学锁相环系统的整体性能,提出了一种二阶无源环路滤波器参数的优化方法。首先,根据相角裕度定义及系统开环传递函数的数学模型,推导出环路滤波器参数设计的公式,并设计了一种基于MATLAB的参数优化算法。然后,为精确地设计拉曼激光光学锁相环参数,设计了消多普勒饱和吸收谱实验,并对激光器的压电陶瓷端口反馈增益参数进行测量。在锁相环闭环控制系统性能仿真中,得到了单位阶跃响应的超调量为6.53%,调节时间为0.584s。最后,对拉曼激光光学锁相环各个模块进行Simulink建模并仿真,仿真结果表明锁相环能够实现对拉曼光相位锁定且锁定时间为2s,因此,验证了锁相环参数设计方法的正确性。在工程应用中,为光学锁相环的参数设计提供了重要参考价值。     

基于锁定时间分析的锁相环频率合成器

提出了一种新的针对采用二阶无源滤波器的锁相环频率合成器锁定时间的估算公式,并通过仿真软件及实测结果对该公式进行了验证。基于该估算公式,设计了一种具有快速锁定功能的锁相环频率合成器。实验结果表明该锁相环频率合成器锁定时间小于7μs,具有快速锁定的功能。同时该锁相环还具有良好的相位噪声性能,对于32GHz输出信号相位噪声为-72dBc/Hz@1kHz以及-90dBc/Hz@1MHz。     

基于DSP Builder的带宽自适应全数字锁相环的设计与实现

提出一种设计全数字锁相环的新方法,采用基于PI控制算法的环路滤波器,在分析模拟锁相环系统的数学模型的基础上,建立了带宽自适应全数字锁相环的数学模型。使用DSP Builder在Matlab/Simulink环境下搭建系统模型,并采用FPGA实现了硬件电路。软件仿真和硬件测试的结果证明了该设计的正确性和易实现性。该锁相环具有锁频速度快、频率跟踪范围宽的特点。同时,系统设计表明基于DSP Builder的设计方法可缩短设计周期,提高设计的灵活性。     

一种新型的四阶低抖动带双控制环路CMOS锁相环

设计了一种四阶低抖动带双控制环路压控振荡器的锁相环（PLL）。该锁相环在恒定的反馈参数下,压控振荡器压频增益几近恒定。锁相环的所有部件都设计在同一芯片上,电路设计基于0．35μmCMOS工艺。HSPICE仿真结果显示,所设计的锁相环路具有很好的抗噪声性能,工作在800MHz频率范围内,整个相位抖动小于4ps rms。     

基于FPGA的全数字锁相环设计研究

介绍了一种基于FPGA(现场可编程门阵列)的全数字锁相环设计方法与性能研究, 详细叙述了基于FPGA的全数字锁相环系统的硬件设计构成和软件构建思路,并运用VHDL硬件描述语言实现了全数字锁相环系统,给出了电路系统的仿真结果.通过仿真结果对锁相环系统进行了简要的性能分析.     

基于DSP2407的单相软件锁相环的实现

软件锁相环（SPLL）是用软件来实现模拟锁相环的功能,已广泛地运用到光伏并网逆变器和电机的控制中,在数字信号处理器（DSP）时代,用DSP实现软件锁相环比较容易。文中介绍了一种基于DSP2407的单相软件锁相环的实现方法,使相位差控制在0~1℃范围内。     

基于DSP的单级式光伏并网逆变器的数字控制系统设计

单级式光伏并网逆变器具有转换效率高、体积小、成本低等优点,但在控制实现上却较为复杂,对太阳能电池的最大功率跟踪和输出电流正弦度及单位功率因素化的控制目标须同时得到保证。结合单同步坐标系软件锁相环和空间矢量脉宽调制算法,详细地阐述了数字控制系统的设计,针对其中的电压电流双闭环控制结构和前馈解耦控制策略进行着重分析。搭建光伏并网逆变器实验平台,采用TMS320F2812数字信号处理器作为核心芯片对数字控制系统加以实现,实验结果表明控制系统具有较高的控制精度和较好的控制性能。     

应用于数字锁相环的NCO设计

本文鉴于数字锁相环在实际应用中对信号频率的准确度和稳定度有较为严格的要求,设计一种应用于数字锁相环的数控振荡器(NCO,Number Controlled Oscillator)。基于直接数字频率合成(DDS)技术,介绍NCO工作原理,基于FPGA实现NCO,关键是相位累加器与波形存储器两个模块的设计,并利用QUARTUS对设计结果进行编译仿真。对NCO杂散信号进行频谱分析,并提出解决方法。该设计有效抑制杂散,修改灵活,便于调试,在数字锁相环设计中可有广泛应用。     

基于HMC833低相噪低杂散频率源的设计

航天靶场中射频(RF)转发系统对频率源相位噪声的要求很高,因此有必要研究低相噪、低杂散、低功耗、小步进的频率源。为了适应现代航天靶场的要求,选用HMC833LP6GE锁相环芯片进行频率源设计,并用C8051F314单片机对锁相环芯片进行控制,设计出了一款性能优越的频率源。测试结果表明在合理的参数配置条件下,频率源可以满足系统的各项要求。     

一种基于DSP的软件锁相环模型与实现

在分析软件锁相环的Z域模型基础上，阐述了在多速率条件的实现方法，仿真出软件锁相环频率与相位跟踪曲线，介绍了一种基于DSP的软件锁相环实例。     

统计MIMO雷达目标跟踪技术研究

首先研究了统计多输入多输出(MIMO)雷达对运动目标参数的估计(也称雷达测量),以雷达估计性能为依据设定其工作参数,提出了一种统计MIMO雷达对运动目标跟踪与参数估计相结合的交互式跟踪方法。理论分析表明,所提方法在目标雷达横截面积(RCS)闪烁严重的情况下仍能很好地进行跟踪,并保持很高的跟踪精度;而且论文中所提出的参数估计法可以有效地降低MIMO雷达参数估计的运算复杂度,解决了参数估计中一大难题。仿真实验也验证了该方法的有效性。     

CMOS analog and mixed-signal phase-locked loops: An overview

CMOS analog and mixed-signal phase-locked loops (PLL) are widely used in varies of the system-on-chips (SoC) as the clock generator or frequency synthesizer. This paper presents an overview of the AMS-PLL, including: 1) a brief introduction of the basics of the charge-pump based PLL, which is the most widely used AMS-PLL architecture due to its simplicity and robustness; 2) a summary of the design issues of the basic CPPLL architecture; 3) a systematic introduction of the techniques for the performance enhancement of the CPPLL; 4) a brief overview of ultra-low-jitter AMS-PLL architectures which can achieve lower jitter (< 100 fs) with lower power consumption compared with the CPPLL, including the injection-locked PLL (ILPLL), sub-sampling (SSPLL) and sampling PLL (SPLL); 5) a discussion about the consideration of the AMS-PLL architecture selection, which could help designers meet their performance requirements.     

基于ADF4350的多频段信号源的设计与实现

ADF4350是ADI公司生产的集成了电压控制振荡器(VCO)的宽带频率合成器。介绍了该宽带频率合成器的基本原理和工作特性,给出了一种用C8051F320单片机控制ADF4350的硬件电路结构和软件程序设计方法,得到了应用在测量船的S和C频段信号源。该信号源通过上位机软件的简单设置,可以方便地实现现场控制,满足测量船的使用要求。经测试表明,该信号源覆盖了测量船S和C频段系统的全部频点,锁相效果良好,控制简便,性能可靠。     

一种基于TMS320F2808的高精度UPS电源锁相技术

针对全数字控制的UPS系统,结合锁相环原理,提出了一种基于DSP TMS320F2808的高精度数字锁相控制方案。建立了数字锁相环的模型,列出了相应的算法和程序实现流程,理论上锁相精度可高达0.144°。在实验板上仿真并最终在实际的UPS样机上进行了实验,实验及实际测试结果充分验证了该方案的正确性和可行性。     

基于FPGA的精密时间间隔测量仪设计

介绍一种基于FPGA的精密时间间隔测量仪的研制过程。精密时间间隔测量仪是应科学试验中高可靠性、高精密度和多通道等测量要求而研制的。精密时间间隔测量仪以PXI接口为平台设计成为虚拟仪器,一个PXI系统可插多个精密时间间隔测量仪板卡,每个板卡可对1个起始通道与8个停止通道的脉冲信号进行时间间隔测量,同时测量停止脉冲的脉冲宽度。精密时间间隔测量仪以FPGA为测时核心,利用锁相环倍频和时钟分相技术,测量分辨力可达到1ns,测时范围可达10ns-10ms。