DDR SDRAM控制器的设计与实现

在分析DDR SDRAM基本特征的基础上,按照JEDEC DDR SDRAM规范提出了一个详细的DDR SDRAM控制器的设计方案.该方案采用Verilog HDL硬件描述语言实现,集成到高速SoC芯片中,然后使用Synopsys VCS对该控制器进行仿真,并在Stratix-Ⅱ开发板进行了FPGA验证.在阐述该控制器设计原理的基础上,进行模块划分和具体设计,提出了高效、稳定的处理方案,最后通过仿真和FPGA验证确保了设计的正确性.     

Altera率先在业界实现对新的JEDEC DDR3 SDRAM标准的全面支持

Altera公司宣布,第一个在FPGA业界实现了对高性能DDR3存储器接口的全面支持.在最近通过的JESD79-3 JEDEC DDR3 SDRAM标准下,Altera StratixⅢ系列FPGA可以帮助设计人员充分发挥DDR3存储器的高性能和低功耗优势,这类存储器在通信、计算机和视频处理等多种应用中越来越关键.     

基于Kintex-7 FPGA的DDR3 SDRAM接口应用研究

针对FPGA中使用DDR3进行大容量数据的缓存应用背景,采用模块化设计方法,提出基于Xilinx Kintex-7 FPGA的DDR3 SDRAM FIFO接口设计方案。在分析DDR3用户接口特点和用户接口时序的基础上,对不同读/写模式进行效率测试。借鉴标准FIFO的设计思想,结合DDR3 SDRAM控制器的特点,设计遍历状态机对该FIFO接口进行读/写测试。最后,原型机平台验证了该接口不仅具有标准FIFO简单易用的功能,而且具有存储空间大等优势。     

一种高速大容量图像存储装置的关键技术研究

针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的阵列为存储单元,采用交叉双平面页编程技术对FLASH进行数据存储。实现了对3个速率为50 MB/s的图像通道数据实时采集存储。通过对FLASH阵列中的图像数据进行回读分析,测试结果无误,验证了系统功能的有效性和可靠性。     

DDR2 SDRAM控制器IP功能测试与FPGA验证

完成挂载在AHB上对DDR2 SDRAM进行操作的DDR2控制器IP模块的设计,并通过了相关的读写测试。利用Altera的Qsys平台,将得到的DDR2控制器IP挂载到NiosII上,搭建SoPC系统,完成软硬件协同验证。验证结果表明,该IP在StratixIV的FPGA核心芯片上共占用287个逻辑单元,DDR2的工作频率可达200 MHz。同时,开发出了一套将AHB总线接口的IP挂载到NiosII Avalon总线上进行FPGA验证的通用方法。     

基于FPGA和DDR3 SDRAM的大规模查找表设计与实现

针对高速大容量数据读写的广泛需求,提出一种FPGA控制DDR3 SDRAM实现大规模高速查找表的方法。该方法采用Altera公司Cyclone V系列的 FPGA,在Quartus II开发环境下,利用Verilog HDL编程语言,通过状态机来描述对DDR3 SDRAM的各种时序操作,设计了用户自定义DDR3 SDRAM控制器。搭建了测试系统进行测试,同时使用SignalTap II逻辑分析仪对控制器的工作流程进行了调试和验证。最终测试结果表明,查表准确且速度达到了40M次每秒。     

基于Spartan-3A的DDR2接口数据采集

在高速、大容量存储的系统设计中,DDR2 SDRAM为设计者提供了高性价比解决方案。在FPGA中实现DDR2 SDRAM控制器,降低了系统功耗并节省空间,缩短开发周期,降低系统开发成本。详细介绍了在Xilinx Spartan-3A系列FPGA中实现DDR2控制器的设计原理．介绍利用MIG软件工具实现控制器设计,并给出硬件测试结果。     

基于MPMC的高性能DMA控制器的设计

依据ATA6协议,在FPGA上设计对IDE硬盘的控制模块,同时使用Xilinx的多端口内存控制器MPMC IP核,实现能够访问外部DDR2_SDRAM的NPI接口控制器,在此基础上,利用嵌入式FPGA开发环境,设计顶层控制IP核,完成硬盘控制器与NPI接口的有效衔接,在MicroBlaze的控制下,数据在硬盘与DDR2_SDRAM之间直接高速传输,实现了高性能DMA控制器的功能,从而提高了主机CPU利用率。设计在Xilinx的XUPV5_LX110T 开发平台得到了验证。     

使用Xilinx的Spartan-6FPGA作DDR芯片测试

使用Xilinx公司的Spartan-6 FPGA系列芯片所提供的MCB,在生成控制模块时设置不同参数,可以轻而易举的实现对不同型号的DDR存储芯片的测试,数据率可高速800Mb/s以上.由于时间利用率比使用计算机主板测试DDR芯片高得多,所以可以极大地节约测试时间.     

基于FPGA的DDR2 SDRAM接口信号完整性设计与验证

对高速DDR2 SDRAM接口信号进行完整性仿真分析,并根据仿真结果得到相应PCB设计规则,最终通过使用FPGA实现了对大容量DDR2 SDRAM的读写控制,板卡验证测试,达到了预期的效果。     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

视频格式转换系统中DDR控制器设计

提出了面向高清的视频格式转换系统,设计了一种基于状态机且适用于视频格式转换的DDR SDRAM控制器系统结构和状态转移控制流程.该控制器能实现2片DDR SDRAM乒乓读写切换,完成整个视频的传输.最后对控制器的电路进行了仿真,并在Xilinx的Spartan3E系列上实现了DDR SDRAM的连续读写,为集成电路技术...     

高速图像处理系统中DDR2-SDRAM接口的设计

为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点。     

DDR2 SDRAM控制器的设计及FPGA验证

根据DDR2SDRAM的技术规范,介绍了DDR2的基本特征和工作原理,提出了一种DDR2控制器的设计方法,详述了DDR2控制器的工作原理和功能结构,并在FPGA上验证了设计的正确性。     

基于FPGA的DDR控制器的实现

目前,DDR SDRAM因其拥有比SDRAM双倍的数据速率,已经成为存储器的主流,得到了广泛应用。使用Altera公司的Cyclone FPGA芯片设计实现了一个DDR控制器,为微控制器或数字信号处理器与DDR SDRAM之间连接提供了一种方案。详细叙述了其基本结构和设计思想,并给出了DDR控制器的状态转换图和在设计与实现中应注意的几个问题。     

高速数据采集卡DDR控制器的设计与实现

针对现有DDR控制器对DDR存储器中数据进行读写管理的不足,设计了一种基于FPGA实现的高速数据采集卡DDR控制器,提出了一种基于多个净荷包组装和转义思想的数据处理方法,以及基于流量均衡的读写控制算法.经测试应用表明,该DDR控制器具有更好的可靠性、有效性和适用性.     

DDR2 SDRAM控制器的设计与实现

本文介绍了DDR2 SDRAM的基本特征,并给出了一种DDR2 SDRAM控制器的设计方法,详述了其基本结构和设计思想,并使用Altera公司的FPGA器件Stratix EP2S30F672C3进行了实现和验证,同时给出了设计与实现中应注意的若干问题.     

基才FPGA的DDR2 SDRAM存储器用户接口设计

使用功能强大的FPGA来实现一种DDR2SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2SDRAM的存储控制器．由于该公司出产的这种存储控制器具有很高的效率,使用也很广泛,可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证,可知其完全可以满足时序要求,由综合结果可知其使用逻辑资源很少,运行速率很高,基本可以满足所有设计需要。     

基于FPGA高速视频图像实时采集与处理系统设计

针对高速视频图像实时采集与处理系统处理数据量大与系统实时性之间的矛盾,设计了一种基于高性能FPGA的高带宽处理系统。采用Cyclone IV GX系列芯片为核心处理器,4片DDR2构造64位总线。完成了高速系统硬件电路设计,系统主要由高速视频图像传感器、FPGA、DDR2、VGA控制器件等组成。实现了高速视频图像数据的实时采集、缓存、处理、显示等一系列过程。实验表明,利用此系统进行高速视频图像的实时采集、处理与显示时,处理速度快,动态画面流畅,实时性好。