超线程及其实现技术分析

介绍了进程、线程和多线程的基本概念,详细分析了超线程的工作原理以及实现超线程所需的条件,分析了超线程技术的优缺点,给出了一个超线程技术的应用实例。     

超线程技术与桌面应用—体验Intel Pentium4超线程系统

和广大IT人士一样,从2001年秋季在IDF上初次见到Intel正式讲述其超线程技术(Hyper-Threading Technology,HTT)开始,我们就对这项旨在充分挖掘处理器潜能的技术产生了浓厚的兴趣。直到2002年2月,Intel拿出其首款集成了超线程技术的Xeon处理器,我们一直在关注着这项技术的发展。无可否认,在工作站/服务器领域,超级程技术确实表现出了其优势所在,特别是在数据库、动态Web服务等方面,它更是可以提供30％～50％的性能提升。然而对于桌面应用领域,它的表现又将如何?毕竟传统桌面应用环境很少会对多任务     

Linux超线程技术的研究

Intel公司的超线程技术(Hyper-ThreadingTechnology)是一项新的微处理器体系结构技术,它在传统指令级并行的基础上提供了线程级并行。对操作系统来说一个具有超线程技术的Intel微处理器看起来像两个逻辑处理器。该文通过分析超线程技术的特点,重点研究Linux如何有效支持Intel的超线程处理器。     

超线程和双核处理器的区别

我是一名电脑初学者,新近配置了一台电脑,CPU是双核的,请问双核和超线程技术有什么区别？二者在提升电脑性能上究竟有多大的作用？     

硬件技术全攻略——双核CPU

在2007年的本栏目中．我们为广大读者介绍了计算机主要组成部件的硬件知识。随着科技的飞速发展．计算机硬件技术也是日新月异的发展。其中CPU的工艺水平越来越先进，运算能力也是越来越强。从最早的单核CPU，到超线程技术，再到目前的双核CPU以及多核CPU，可以说CPU的性能提升是以几何数量提高的。[编者按]     

超线程技术

所谓超线程(Hyper-Threading，简称HT)技术，就是利用特殊的硬件指令，把两个逻辑内核模拟成两个物理芯片，让单个处理器都能使用线程级进行计算，进而兼容多线程操作系统和软件，减少了CPU的闲置时间，提高了CPU的运行效率。     

超线程技术以及H.264编码器中的并行运算分析

根据H,264这一新的视频压缩标准的特点，利用Intel的超线程技术以及OpenMp，可以使软件编码器进行线程级的并行运算，从而大大提高编码速度。该文对超线程技术、OpenMp以及编码过程中不同级别的并行运算进行了分析。证明了利用OpenMP对H.264编码器进行并行处理优化，再加上具有超线程技术的处理器的支持，必将会大大提高编码器的性能。     

让超线程技术发挥更大的作用

Intel推出超线程技术已经很长一段时间了，很多用户虽然用上了支持超线程的CPU，却从来不知道可以打开超线程功能，更别说更好地利用这项技术带来的性能提高了。下面我们就系统地介绍一下有效利用超线程技术的可行方法。     

系统负载与并行程序运行时间的关系

负载共享技术在并行处理中是至关重要的,通过对大量负载共享献的考究发现,以前的研究都是基于一定系统负载而进行平衡自救的设计,它们很少考虑到所选定的系统负载与程序运行时间之间的准确关系,为了确定系统负载对并行程序运行的影响,确定了影响并行程序运行的两个重要系统因素：ＣＰＵ负载和网络负载,为了不失一般性,也为了简化网络负载的测量,选用２ＮＡＳＰＶＭ并行Ｂｅｎｃｈｍａｒｋ作为实验测试对象;为了得到程序运     

CPU桥ASIC设计中CPU模拟器的设计

功能模拟是设计高性能微处理器接口ＡＳＩＣ芯片的重要环节,目的是消除ＡＳＩＣ的功能性设计错误。为了更好地对ＡＳＩＣ芯片进行模拟,需要灵活、方便、能够体现微处理器行为的ＣＰＵ模型,文章将介绍了对一个ＣＰＵ行为模拟器的开发。     

CPU封装形式的发展

芯片的封装技术已经历了好几代的变迁,从DIP、QFP、PGA、BGA到CSP再到MCM,技术指标一代比一代先进,包括芯片面积与封装面积之比越来越接近于1,适用频率越来越高,耐温性能越来越好,引脚数增多,引脚间距减小,重量减小,可靠性提高,使用更加方便等等。     

Javacard CPU的设计与实现

支持Javacard技术标准是智能卡的发展方向，目前的Javacard系统大多是采用软件虚拟机的方式来解释执行或者通过just-in-time方式执行Java指令，系统软件平台本身占用了大量的资源，且执行效率不高。解决这些问题的方法就是实现硬件Javacard指令处理器。该文给出了一种基于微码的Javacard指令处理器的FPGA设计和实现，以Javacard CPU为核心搭建Javacard CPU测试平台，并将其集成在一块FPGA上实现。     

教学型CPU的设计与实现

CPU的结构是《组成原理》课程的难点,配合实验可以获得更好的教学效果.实验使用Verilog语言设计了一个采用状态机结构的小型CPU.其数据总线宽度为8位,具有通用寄存器等核心部件,指令集的设计参照80x86的汇编指令系统.     

对Condor系统的分析与改进

本文分析Ｃｏｎｄｏｒ系统的控制软件、远程系统调用及检查点设备的实现和工作过程，讨论其任务局限性，指出实现中的不足并给出改进方案.     

嵌入式CPU的存储器管理单元

随着嵌入式技术的不断发展,对嵌入式CPU的要求越来越高,而存储器管理单元是嵌入式CPU不可或缺的重要组成部分,它允许程序员使用虚拟地址进行编程,简化了任务编程。深入了解存储器管理单元MMU的工作原理和基本结构对嵌入式开发大有好处。     

Dynamips中MIPS CPU仿真技术初探

Dynamips作为一款Cisco路由模拟器,为了能在普通PC上运行其IOS,需要在X86体系上模拟Cisco路由器的MIPS体系结构,文章通过分析Dynamips源代码和MIPS CPU的基本原理,研究了MIPS CPU在X86环境下的仿真原理与方法,从指令集、寄存器、内存寻址几个方面详细讲解了仿真的实现,最后介绍了系统的引导。文章为Cisco网络实验教学软件的实现奠定了基础,同时也为类似的仿真实现提供了理论依据和技术参考。     

在线仿真器中CPU的共享处理

本文通过μＰＤ７８１１单片机在线仿真器的设计与开发，介绍了单ＣＰＵ在线仿真器中ＣＰＵ共处理的原理及具体实现。     

基于FPGA的八位RISC CPU的设计

从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想,利用Xilinx公司的SpartanII系列FPGA,设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。