浅谈CMOS集成电路的IDDQ测试

介绍了IDDQ测试的基本原理和主要测试方法,CMOS IC本质上是电流可测试的,IDDQ测试可有效地提高产品质量,降低芯片生产价格,并且它对失效响应分析(FEA)是非常有用的。     

SoC可测性技术研究

超深亚微米工艺和基于可复用嵌入式IP模块的系统级芯片(SoC)设计方法使测试面临新的挑战,需要研究开发新的测试方法和策略.介绍了可测性设计技术常用的几种方法,从芯核级综述了数字逻辑模块、模拟电路、内存、处理器、第三方IP核等的测试问题,并对SoC可测性设计策略进行了探讨,最后展望了SoC测试未来的发展方向.     

复杂混合信号SoC芯片的延迟测试

随着芯片集成度的持续提高以及制造工艺的不断进步,对测试覆盖率和产品良率的严格要求,需要研究新的测试方法和故障模型。基于扫描的快速延迟测试方法已经在深亚微米的片上系统（SoC）芯片中得到了广泛的使用。通过一款高性能复杂混合信号SoC芯片的延迟测试的成功应用,描述了从芯片对延迟测试的可复用的时钟产生逻辑的实现,到使用ATPG工具产生延迟图形,在相对较低的测试成本下,获得了很高的转换延迟和路径延迟故障覆盖率,满足了产品快速上市的要求。     

复用NoC测试SoC内嵌IP芯核的测试规划研究

测试规划是SoC芯片测试中需要解决的一个重要问题。一种复用片上网络测试内嵌IP芯核的测试规划方法被用于限制测试模式下SoC芯片功耗不超出最大芯片功耗范围,消除测试资源共享所引起的冲突,达到减小测试时间的目的。提出了支持测试规划的无拥塞路由算法和测试扫描链优化配置方法。使用VHDL硬件描述语言实现了在FPGA芯片中可综合的二维Mesh片上网络测试平台,用于片上网络性能参数、路由算法以及基于片上网络的SoC芯片测试方法的分析评估。     

面向复用的测试设计模型的研究与实现

本文讨论了测试复用的模型和方法．在对测试设计中的可复用资产及其可复用性进行了深入分析之后，提出了一种面向复用的软件测试设计模型ROTDM．该模型定义了测试的概念模型。抽象并提取了不同颗粒度的可复用测试资产，支持引用、组装和继承等测试复用方法．在此基础上，论文讨论了基于该模型的测试设计脚本以及基于XML的数据交换，并介绍了模型实现工具的设计与实现，最后给出了测试设计复用的实验结果．     

双核SoC芯片扫描链测试设计与实现

针对芯片生产过程中可能引入短路和断路等制造缺陷的问题,实现了基于扫描链测试的双核SoC芯片可测性设计电路。根据双核SoC中DSP硬核、CPU软核特点采用不同的扫描链设计方案：利用DSP硬核中已有扫描链结构,将DSP测试端口复用到芯片顶层端口,在CPU软核和其它硬件逻辑中插入新的扫描链电路。扫描链测试支持固定型故障测试和时延相关故障测试。针对时延故障测试,设计了片上时钟控制电路,利用PLL输出高速时钟脉冲进行实速测试。采用自动测试向量生成工具产生测试向量,结果表明,芯片固定型故障的测试覆盖率可以达到97.6%,时延故障测试覆盖率可以达到84.9%,满足芯片测试覆盖率要求。     

基于总线访问的片上调试方法研究

支持片上在线调试是嵌入式SoC设计目标之一;现有的片上调试系统多基于扫描链技术,SoC系统的功能设计和调试设计必须同步,这种紧耦合的设计方法移植性差、通用性弱,与SoC系统IP复用的理念不符;基于此,提出了一种基于片上标准总线的SoC在线调试方法,该方法引入调试主设备的概念,复用片上总线传输实时调试数据,实现了对SOC外围IP的在线调试,同时通过引入调试支持单元和调试处理模块实现了对处理器主设备的总线访问调试;该方法适用于以标准总线结构互联的SOC系统,具有适用性广、调试功能丰富、调试接口多样、调试效率高等优点;该方法在以SPARC处理器为处理核心、AMBA总线为互联的SoC系统中进行了实现和在线调试验证,实验表明满足SoC的调试需求。     

基于EAI和AOP的软件安全测试及应用研究

提高软件安全测试方法的易操作性和可复用性在软件工程中具有重要的研究意义.研究了一种用于测试软件安全的基于EAI模型(Environment Application Interaction Model)的软件错误注入测试方法,提出了基于面向方面编程(AOP)实现软件错误注入的安全测试模型(AOEAI)及其实现方法.对应用软件进行了实际测试,实验结果表明,该方法不仅是有效的,而且具有易操作性和可复用性强的特点.     

工艺拉偏的芯片扫描测试方法研究

本文提出了一种基于MOS工艺拉偏实验的大型SOC(System-On-Chip)的扫描测试方法的研究。针对于硅CMOS工艺进行参数拉偏,测试不同参数组合下芯片扫描测试的结果,得出芯片扫描测试可通过的工艺窗口,给大型SOC量产工艺条件提供参考。实验表明通过拉偏MOS工艺的晶圆进行测试的方法,可以更加准确的掌握芯片的工艺范围,并在实际生产中可以有效地减少芯片的过载率,得到更多可用的芯片。     

一种基于IDDT测试的时延故障测试产生算法

瞬态电流测试(IDDT Testing)作为传统电压测试和稳态电流测试(IDDQ Testing)方法的一个补充,越来越受到研究领域和工业界的关注。针对不同的故障类型,基于瞬态电流测试的测试方法也有所不同。这里提出了一种关于时延故障的测试产生算法,该算法利用3个向量来激活时延故障。实验结果表明该测试产生算法用于检测时延故障是可行的。