共查询到20条相似文献,搜索用时 31 毫秒
1.
为了实现加速度传感器批量标定测试,能让16个加速度传感器同时并行测试,设计了基于FPGA和以太网的多通道数据采集系统。该系统以FPGA为核心控制芯片,实现16路模拟信号的实时采集、编帧与数据存储,并通过以太网接口芯片W5300完成与上位机的通信。整个系统采用模块化设计,功耗低、采集精度及可靠性高、实时性好,已成功应用于加速度传感器批量标定测试设备中。 相似文献
2.
由于大容量FLASH存储器全地址功能测试时间较长,在自动化测试设备(ATE)上进行高低温测试时,长时间使用热流罩会导致测试设备运行异常。为把存储器测试过程中耗时最长的全地址功能测试部分从ATE机台上分离出来,设计一个基于FPGA的驱动板卡,结合MSCAN和Checkerboard算法实现了对被测芯片激励信号的施加;然后,设计一个12工位的驱动板卡,实现了在三温条件下的多芯片同步测试;接着,设计一个基于Qt的上位机软件,实现了对测试结果的实时显示与存储;最后,对2 GB大容量FLASH存储器进行测试验证。测试结果表明,与传统的ATE测试相比,基于驱动板和工位板的测试系统可实现对大容量FLASH的全地址功能的高低温测试,且工位板具有的高可扩展性可实现多芯片的同步测试,大幅提高了测试效率。 相似文献
3.
检测运载火箭地面测试设备的方法种类繁多,方法复杂,测试周期较长。设计一种运载火箭时序仿真测试系统,采用FPGA芯片的SOPC(可编程片上系统)技术,基于全双工USB 3.0控制芯片( CYUSB3014)完成上位机通信,单板模拟运载火箭飞行过程中64路时序系统发出的时序信号和时串信号,对不同测试需求的地面测试设备进行功能检测和故障诊断。具有方法简单,通用性好、精度等级高、通道数多的优点,能有效提高地面测试设备在测试任务中的测试效率。 相似文献
4.
基于虚拟仪器技术,研究了变桨控制器板级测试平台的测试原理、下位机程序的设计,提出了一种采用状态机与事件结构相结合的分层设计方法用以提高上位机LabVIEW程序的开发效率,最后针对每项测试任务,采用分多次测试的方法实现了板级测试软件。该板级测试软件已获得实际应用并验证了按照本文方法设计的板级测试软件在变桨控制器的板级测试中具备效率高、准确性高的优点。 相似文献
5.
6.
7.
针对8核DSP TMS320C6678与外部设备进行数据通信的需求,以片上集成千兆以太网交换子系统为核心,选取芯片88E1111作为PHY设备,设计了千兆以太网通信接口的硬件电路。在嵌入式操作系统SYS/BIOS和网络开发环境NDK上,完成了以太网底层驱动和TCP/IP协议的程序设计。通过DSP与上位机进行以太网通信测试,证明了以太网接口电路硬件及软件的正确性和实用性。 相似文献
8.
电容式二维烟箱缺条检测系统 总被引:1,自引:0,他引:1
针对烟革流水线上装箱时出现的烟箱缺条现象,提出了采用微电容检测芯片AD7746构成的电容传感器对烟箱进行二维检测.该系统分上位机和下位机两部分,上位机和下位机之间采用RS485通讯.上位机采用LabVIEW编写的烟箱管理软件:下位机系统采用主从单片机结构,主机采用一片P89C51RD2单片机,从机则由十片P89C669... 相似文献
9.
为满足某惯导设备生产厂家对多个惯组产品进行同时测试的需求,设计了一种对于多路脉冲信号同步计数的测试系统。(方法)测试系统以FPGA芯片和USB芯片CY68013为核心,对4个惯导组件输出的48路脉冲信号,每路进行无缝计数,每4ms为一个计数单元。并利用USB总线将每一个计数单元的计数值上传到测控计算机,上位机程序进行实时的处理、保存和显示。(方法)测试系统满足了对多个惯组产品同时测试的要求,提高了测试效率。 相似文献
10.
多惯组脉冲输出同步计数系统设哥 总被引:1,自引:0,他引:1
为满足某惯导设备生产厂家对多个惯组产品进行同时测试的需求,设计了一种对于多路脉冲信号同步计数的测试系统。(方法)测试系统以FPGA芯片和USB芯片CY68013N核心,对4个惯导组件输出的48路脉冲信号.每路进行无缝计数,每4ms为一个计数单元。并利用USB总线将每一个计数单元的计数值上传到测控计算机,上位机程序进行实时的处理、保存和显示。(方法)测试系统满足了对多个惯组产品同时测试的要求,提高了测试效率。 相似文献
11.
12.
13.
以ADI公司高性能浮点DSP芯片TS201为核心处理器,结合Xilinx公司VIRTEX-IIPRO系列FPGA芯片设计的2片DSP数据缓存板和4片DSP主处理板,设计了一种雷达信号处理机。该信号处理机中,DSP芯片仅用链路口完成相互间点对点的通信,各自的数据总线互补相连,存储器空间地址彼此独立。系统具有硬件结构体积小,程序易调试,整体可靠性高的优点。 相似文献
14.
15.
16.
17.
针对高频射频识别(RFID)晶圆在中测(CP)阶段单通道串行测试效率低下的问题,设计了一种基于现场可编程门阵列(FPGA)的多通道并行测试系统以提高测试效率.鉴于RFID晶圆上没有集成天线,提出了一种新的基于探针技术的射频耦合式的晶圆检测方法,模拟芯片实际工作.系统选用FPGA为微控制器,配以多路射频耦合通信电路,实现测试向量生成及快速信号处理.再结合上位机与探针台高速并行的通用接口总线(GPIB)通信接口,以实现晶圆级RFID芯片测试.经实际测试,该系统能够实现16通道并行测试,与单通道串行测试系统相比,效率提升了97%,可靠性好,稳定性高,可应用高密度RFID晶圆的中测. 相似文献
18.
19.