无线通信新技术--超宽带(UWB)

超宽带 (UWB)技术是无线通信中的一个非常有发展前途的技术。介绍了 UWB的概念和工作原理、UWB信号的时域特征和频域特征 ,分析了 UWB常用的两种调制技术 :脉冲幅度调制 (PAM)和脉冲位置调制(PPM)的详细过程。最后对超宽带通信主要特点进行了较深入的分析     

基于TDT的Hermite超宽带脉冲位置调制同步算法*

针对TDT（timing with a dirty temple）同步捕获算法只适于脉冲幅度调制（PAM）超宽带（UWB）系统的问题,提出了脉冲位置调制（PPM）下使用Hermite脉冲的基于脏模板（TDT）的同步捕获算法,推导出了PPM调制下接收信号的表达式,分析了接收信号在相邻符号的互相关函数的特点。分析结果表明,在不同于脉冲幅度调制（PAM）的互相关函数,由于PPM调制的非线性,同步参数不能通过互相关函数求期望获得。因此,分析利用正交Hermite脉冲的方法来解决这个问题,采用一串交替的正交Herm     

超宽带双极性脉冲间隔调制

针对普通脉冲调制的不足,在已有的超宽带脉冲调制研究基础上,提出了一种改进的双极性脉冲间隔调制的UWB跳时调制方案,详述了信号构建过程,并对它的带宽需求、误码率、最大可靠通信距离等性能指标进行了理论分析。理论和实验仿真数据表明,与PPM、PIM、OOK相比,APIM能够大幅度地提高带宽利用率,是PPM的两倍以上;在误码率方面要优于OOK方式,并能在低误码率的情况下确保可靠通信距离。结论表明,APIM调制是UWB系统设计的良好候选方案。     

基于FPGA的超宽带雷达控制系统的设计

脉冲超宽带雷达发射信号为窄带信号,回波信号带宽很大难以直接采样,文中设计了一种以FPGA作为控制器的超宽带(UWB)雷达信号采集与控制系统;根据回波信号呈周期性的特点,实现了时域延时式等效采样;为了使雷达主机与PC机之间实现高速通信,设计了USB 2.0接口电路;实验结果表明,该控制系统等效采样速率可达5 GS/s,可以有效地接收雷达回波信号,并且能检测到人体教具的位置和呼吸频率.     

UWB定位系统FPGA基带处理设计

基于到达时间差(TDOA)算法,设计了一个脉冲超宽带(IR-UWB)室内定位系统的原理验证样机。主要介绍传感器捕捉标签发送的IR-UWB窄脉冲,进而测出窄脉冲到达传感器时刻的方法。利用FPGA中数字时钟管理器(DCM)的相移器功能模块(PS)构成延迟锁相环(DLL),测得到达传感器的窄脉冲相对于同步时钟的时刻。原理验证系统定位精度优于40cm,达到设计要求。     

超宽带时间间隔调制系统的设计

伪随机时间间隔调制能够使超宽带系统的功率谱进一步平滑,可以增强系统隐蔽性和保密性。介绍了超宽带系统中时间间隔调制的相关原理,提出了实现方法,描述了基于可编程延时芯片MC100EP195的超宽带时间间隔调制电路的具体实现,给出了实验样机的测试结果,并做出了分析。     

基于Parks-McClellan算法的超宽带脉冲设计

提出一种基于Parks-McClellan算法设计超宽带脉冲的方法,将脉冲设计等效为切比雪夫函数逼近问题。设计方法简单灵活,可满足各种幅频特性要求。Matlab仿真结果表明所设计脉冲的功率谱充分满足FCC频谱掩模要求并且频带利用率较高。     

UWB定位系统中首达脉冲检测的FPGA实现

针对超宽带室内定位系统中首达脉冲检测的复杂度以及精度要求,本文提出了MAX-TC算法,通过非相干能量检测与FPGA控制相结合的方法来实现首达脉冲的检测。采用MAX-TC算法来确定首达脉冲的位置,能够减小首达脉冲到达时间的估计误差,从而提高系统定位的精度;而通过非相干能量检测方法以及FPGA数字电路控制来检测首达脉冲,降低了接收射频处理的难度,简化了接收机设计的结构,增加了对脉冲检测的可靠性。     

基于FPGA的RapidIO核接口芯片的设计和实现

新型嵌入式系统采用基于交叉开关的互连模式，用于系统互连的交叉开关是以RapidIO协议为核心的。RapidIO协议是一个点对点、包交换的协议。通过对RapidIO协议的研究，掌握了实现该协议的关键技术。使用Xilinx公司的FPGA(可编程门阵列)芯片实现基于RapidIO核的终端设备，并通过软件仿真和硬件实验系统对其功能进行验证。     

基于FPGA的DMD驱动控制电路的研究设计

根据数字微镜装置DMD的显示特性,以FPGA芯片为核心,设计了一种DMD驱动控制方案;从微镜的工作过程和二进制脉冲宽度调制理论入手,阐述了在有限利用TI公司相关芯片的情况下自主开发设计驱动控制电路的原理和整体方案,详细分析了包括图像解码模块和主驱动控制模块在内的主要电路的作用和设计方案,给出了系统组成框图、硬件设计部分的模块封装图以及仿真结果;本驱动控制电路成功实现了对DMD成像系统的驱动控制。     

基带信号插值滤波器的设计及其FPGA实现

本文主要介绍了由内插滤波器特性较好的级联积分梳状滤波器CIC和补偿滤波器FIR级联的插值滤波器的结构。直接在FPGA中调用滤波器的IP核,采用多级级联的方式,这种结构的插值滤波器能有效地实现该设计提高基带信号采样率的要求。通过XILINX时序仿真验证了该结构的高效性和正确性,在实际矢量信号发生器研制中可推广应用。     

基于Fusion FPGA无刷直流电机的控制器设计

微波成像扫描仪是气象卫星上的重要酬载,扫描仪的控制系统是扫描仪上的核心机构,其控制性能将对扫描仪的成像精度和卫星任务的完成情况产生重大影响。采用Actel StartKit FPGA开发板为微波成像扫描仪内的无刷直流电机设计了控制器,详细介绍了控制器中各模块的设计,包括PWM波发生、换相控制、以及双闭环增量式数字PID调节等模块。基于SoPC的设计思想,使得系统模块都集成在一片FPGA上,提高了系统的可靠性和稳定性。软件仿真和实验结果表明,设计的控制器精度高,运行稳定。     

伺服系统的电磁兼容设计

针对现代电子装置装备伺服系统后所产生的复杂电磁环境,本文介绍了有关电磁兼容设计的理论依据、所采取的有效措施以及取得的显著效果,并结合工程实际,系统地阐述了伺服系统中行之有效的电磁兼容设计方法。     

基于DSP和FPGA的数字化接收机系统设计

该文研究如何采用DSP＋FPGA结构和软件无线电的算法来建立一个数字化接收机系统。结合这两种芯片各自的优点,设计出具有运算速度快,稳定性好且实时性高的数字接收机系统。实践表明,该体系结构的效率明显高于传统的模拟接收机。     

基于FPGA的电流采集系统设计

在大气垂直探测仪干涉调制系统中,为满足摆动扫描电机驱动反射镜扫描时的稳定性要求,提出一种应用于空间遥感仪器的电流采集系统设计。在现场可编程门阵列控制下,使外围电路协同工作,实现对电机电流输出信号进行连续采样、存储及传输。实验结果表明,通过该系统采集获取的电流波形与理论分析相一致,并且具有较高的稳定性。     

基于FPGA的变带宽基带噪声设计与实现

提出了一种基于现场可编程门阵列（FPGA）实现的基带噪声带宽根据符号速率的变化而动态改变的设计方法。对高斯白噪声的产生、变带宽滤波器设计和信噪比控制等进行了重点讨论和分析,并对加入变带宽噪声的基带信号进行了仿真和测试,结果表明设计的变带宽基带噪声可适用于码元速率在64ksps-8192ksps范围内变化的多速率数据传输系统的调试和测试。     

RFID标签加密算法设计及FPGA实现

为提高超高频射频识别(RFID)系统的安全性,需在RFID标签芯片中集成必要的加密算法.为此,通过分析Grain-128加密算法的工作原理和在实际应用中的使用方法,设计算法的硬件架构,并采用VHDL语言编写,在现场可编程门阵列(FPGA)芯片上进行实现.实验结果表明,该算法共需384个时钟周期产生可供加解密的密钥流,仅占用54个Slices的FPGA逻辑资源,可用于在RFID标签芯片中进行安全加密.     

万兆以太网MAC层控制器的FPGA设计与实现

根据IEEE802.3-2005和IEEE802.3ae标准,在Xilinx公司的Virtex6系列XC6VHX255T器件上设计实现了万兆以太网MAC层控制器。与千兆以太网相比,万兆以太网使用更宽的数据位宽和更高的时钟频率,这使得其MAC层控制器的设计和实现都面临新的挑战。在解决了数据并行处理、不定长字节CRC编码/校验及与千兆以太网兼容等问题的基础上,设计实现了万兆以太网MAC层控制器。经布局布线后仿真验证,说明该设计可满足万兆以太网实际应用的要求。     

基于FPGA+COM Express的基带数字信号处理平台设计

针对卫星信号分离系统运算量大,实时性要求高的特点,设计了一种基于FPGA+COM Express的基带数字处理平台。通过对系统需求的分析,构建系统的硬件架构,将系统分为运算模块、网络接口模块、 A/D电路、D/A电路、电源变换电路和时钟管理电路等部分,然后根据各部分的具体需求确定主要芯片的选择和电路的具体设计。根据系统特点,将系统运算分为两类,将数据运算量大,实时性要求高但结构简单的部分用FPGA实现,将数据量少但控制结构复杂、实时性要求低的部分用COM Express实现。经测试,该平台能够满足卫星信号分离系统的运算需求和实时性要求。该方案可作为通用数字基带处理平台,能够灵活实现常用的基带数字信号处理系统所需的信号采集、运算、控制和输出,具有设计灵活多样,开发简单易行,研发周期短等优点。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。