基于软件无线电的2FSK相干解调

为检验软件无线电平台的优越性,提出基于软件无线电的采用相干解调法解调2FSK信号的方法.根据2FSK的调制解调原理,学习Matlab/Simulink软件中的模块,并利用模块搭建模型,对各模块的参数进行设计,在软件中仿真通过,并将模型通过协同仿真生成源代码下载到软件无线电平台上.相干解调法需要载波同步,从而使解调设备相对复杂.所设计的电路经过软件仿真的信号与发送信号一致,硬件验证协同仿真后的信号与发送信号一致,证明电路工作准确可靠,达到了预期效果.     

万兆以太网中64B/66B编解码的硬件实现方法

研究万兆以太网中的64B/66B的编解码规则及其内在的特性,提出了一种基于查找表和逻辑运算相结合的64B/66B编解码实现方法,具有使用资源少、编解码速度快、可靠性强等特点.该方法使用硬件描述语言Verilog HDL来实现64B/66B编解码的描述,通过Xilinx的FPGA器件进行仿真和综合,实现了具体的硬件电路,并且下载验证了该设计方法的有效性和可行性.不同速率的高速64B/66B编解码模块或芯片的设计可以采用该方法来实现.     

AVS解码器中码流分割模块的硬件实现宰

提出一种基于AVS标准码流分割模块的硬件设计方案.简要介绍了码流分割模块的功能,根据码流特点进行硬件结构划分并重点阐述具体的硬件实现过程.采用Verilog HDL语言进行设计和仿真,实现了码流的正确解析,并与解码器其他模块结合通过了FPGA验证.仿真结果表明,整个硬件系统结构能在80 MHz时钟频率下完成30f/s(帧/秒)码流的实时解码.     

基于软硬协同设计的HE-AAC V1解码器设计

介绍了一种基于软硬协同设计方法的HE-AAC解码器设计,重点阐述了软硬件协同机制设计,AQMF和SQMF硬件模块设计.在仿真环境下,45 MHz左右可以实时解44.1 kHz采样率、码率为48 Kb/s的双声道歌曲.     

SOC设计的软硬件协同验证研究

软硬件协同验证是SOC的核心技术.通过分析SOC验证方法与软硬件协同验证技术,提出C与平台相合的协同验证方法.该方法是在系统级用SystemC确定SOC系统的体系框架、存储量大小、接口IO与验证软件算法的可行性、有效性、可靠性.在硬件设计中,利用验证可重用的硬IP和软IP快速建立SOC系统,并把核心IP集成嵌入进SOC系统中.在软件设计中,利用成熟的操作系统与应用系统来仿真验证SOC芯片的功能与性能.该方法应用于一个基于ARM7TDMI的SOC设计,大大缩短了验证时间,提高了验证效率与质量.     

针对SoC的软硬件联合仿真方法

片上系统(System on Chip,SoC)是芯片设计的发展趋势,仿真与验证是芯片设计中最复杂、最耗时的环节之一。基于传统的数字电路验证方式对SoC设计验证效率低下的问题,提出了一种低耦合度的软/硬件联合仿真方法。软件调试过程的打印信息语句被微处理器仿真模型执行时,将向通用输入输出(General Purpose Input/Output,GPIO)输出相应的字符串,监视器模块检测GPIO的输出,并还原字符串信息,构建了软/硬件联合仿真。SoC设计实践证明,该方法大大减少了仿真的工作量,是一种非常实用有效的SoC仿真方法。     

基于ARM ESL的AVS亮度插值的软硬件协同的研究

提出一种基于ARM ESL平台的软硬件协同的设计方法,并进行了整个AVS解码系统的设计和仿真验证.在具体的软硬件划分中,通过采用硬件加速AVS亮度插值模块,合并了二分与四分之一亮度插值的软件算法, 并用DMA控制器改进插值的硬件结构,从而改善了系统的整体性能.实验中比较十帧720x576的AVS解码图像在原始纯软件环境,同软硬件协同系统的仿真结果.仿真结果说明新的AVS解码系统的体系结构提高了AVS解码系统的整体性能,为AVS系统的软硬件协同设计提供了有益的参照.     

SOC验证平台的联合架构设计

随着芯片行业的不断发展,软件和硬件之间的联系日趋紧密,复杂SOC的设计难点逐渐转移到SoC的验证与调试环节。软硬件协同验证技术作为SOC仿真验证的关键技术,起着越来越重要的作用。文中研究将ARM处理器的指令软件仿真器SocDesigner和RTL硬件仿真器EVE相结合的联合仿真平台架构技术,给出了两个仿真系统通信机制和同步策略,并且以导航模块为例,给出了基于该系统的仿真环境的架构设计和仿真效率的性能测试结果。     

一种降低基带芯片功耗的时钟策略及改进方案

为了更为有效地降低手机基带芯片中GSM通讯模块的功耗,将门控时钟策略和GSM通讯模块的特点结合起来,用硬件电路精确控制GSM通讯模块的休眠,并且对可能遇到提前唤醒的场景提出了改进方法,EDA软件仿真和FPGA验证了该方法可以达到明显的功耗优化效果.     

基于硬件描述语言的可逆逻辑描述与验证方法

针对可逆逻辑综合在设计较大规模可逆逻辑电路中遇到的瓶颈,文中借助于硬件描述语言的高层次抽象描述能力以及现有EDA平台的仿真验证功能,通过在模块中添加辅助位的方法,使得模块在具有相应功能的同时具备可逆性,并对模块进行实例化,实现对可逆算术逻辑单元的描述与综合。仿真验证表明,该方法具有一定的可行性和有效性。