单片机抗干扰设计

介绍了单片机系统中常用的几种干扰抑制技术,实践表明,采用所介绍的单片机的抗干扰技术,可有效防止系统死机,明显提高单片机应用系统的可靠性。分析了单片机干扰的来源和特点,从计算机硬件和软件的概念出发,详细阐述了抗干扰的设计方法。     

一种基于单片机的多位LED显示系统的设计

结合HS型滑动轴承实验台测控系统的具体实例,提出了一种基于51系列单片机利用LED进行实时数据显示系统的设计方案及其实现。介绍了基于单片机的LED显示系统的开发与应用,详细介绍了单片机系统及LED显示器的两种显示方式,软件部分介绍了数据显示程序和选择按钮计数程序。     

一种单片机系统板的硬件电路故障分析

单片机项目设计与制作过程中，单片机系统板是其中的核心模块电路板，本文以一种典型单片机系统板为例，阐述了单片机系统板的故障检测的基本原理，介绍了单片机系统板的测试程序的编写和故障的检测分析方法。     

单片机硬件仿真实用方案

单片机硬件仿真是单片机应用系统软件开发调试的一个常用方法,也是一个重要手段。文章分析了单片机硬件仿真和软件仿真的区别,介绍了一种性价比很高的、实用的单片机硬件仿真解决方案,通过控制单片机的系统时种和运行系统监控程序,读取单片机数据总线的数据,实现单片机硬件仿真的功能。     

单片机IAP升级方法在血液分析仪中的应用

介绍了基于IAP技术的单片机程序升级方法在血液分析仪中的应用。首先设计了由C8051F020单片机与基于PC的上位机组成的升级系统,并以该系统为例介绍了血液分析仪中单片机应用程序升级的基本原理以及升级系统的设计,升级系统设计主要包括单片机存储器的分区设计、bootloader程序的设计以及基于MFC的上位机软件的设计。经过实验验证,该系统能够实现单片机的程序升级功能。     

柴油发动机自动化测试台的设计

介绍了采用微计算机、CAN总线、温度测控单片机系统、压力测控单片机系统、转速测控单片机系统,功耗测控单片机系统组成的自动化测试台,采用计算机仿真技术来修改PID参数,使测试系统达到最佳状态,满足测试要求。给出了系统组成结构图,温度测控单片机系统图及传感器简化电路图。     

利用Flash实现单片机系统的在线维护

本文讨论了单片机系统在线维护的原理,并以AT89C52单片机为例,介绍了通过串行通信在线维护单片机系统的实现方法及其注意事项。     

汽车发动机点火线圈测试系统

本文介绍了基于单片机和数字信号处理器的汽车发动机点火线圈测试系统。重点介绍了系统组成和软件设计,主要包括DSP的高速数据采集系统、单片机程控信号源以及上位机系统软件设计。     

基于单片机的USB传输系统的设计与实现

本文介绍了一种基于SL8111HS芯片及单片机的USB传输系统;系统由单片机、USB接口控制器、高速RAM、串口等设备组成;首先分析了USB系统的通信协议,然后介绍系统的硬件设计,最后介绍系统的软件实现过程。     

单片机系统标准总线(MPS BUS)的研究及模板设计

本文讨论了单片机系统标准总线(MPS BUS)的制定原则,提出了单片机系统标准总线的基本方案,说明了标准总线的逻辑规范和机械特性.介绍了根据该标准总线设计的单片机系统模板.     

基于现场可编程门阵列的新型可编程逻辑控制器在线调试技术

针对基于现场可编程门阵列(FPGA)的新型可编程逻辑控制器(FPGA based PLC)的在线监控问题,提出了泛化的基于FPGA技术对嵌入式片上系统(SoC)进行在线监控的方法。该方法设计了一个FPGA片上通信系统,系统内部固化基于UART的ModBus通信协议栈,通过串口与计算机上位机进行通信;采用双口RAM(DRAM)作为与监控对象间共享的数据缓存区,通过中断机制实现缓存数据的同步交换。性能分析结果表明,该方法将SoC处理监控通信的时间百分比降低至0.002%,确保了监控数据传送的实时性,且使SoC能够获得更佳控制性能。在Altera的cycloneⅡ系列芯片开发板上验证了方案的可行性。     

面向CFD应用的Intel持久内存性能评估

在科学计算领域,数据规模随着数值模拟精度要求的提高而快速增长,以DRAM为主存的传统方案由于成本高而难以扩展容量,近年来越来越被关注的持久内存技术有望解决这一问题。持久内存是在DRAM和SSD之间的补充,相比DRAM,持久内存具有容量大、性价比高的优点,但是性能也相对较低。为测试持久内存的应用性能,面向科学计算的一个重要领域——计算流体力学(CFD),对Intel持久内存进行性能评估。实验中,持久内存采用了最易于使用的内存模式,源码不需要任何修改,测试程序涵盖内存基准测试和3种常见的CFD算法,实验结果表明,在内存模式下,对不同CFD算法,相比纯DRAM的配置,持久内存的引入会带来一定的性能损失,且该损失随数据规模的增加而增大;另一方面,持久内存的部署使单服务器能支撑超大数据规模的数值模拟。     

基于状态机的SDRAM控制器的设计与实现

现代计算机的基本框架仍是以冯·诺伊曼结构为基础,以中央控制单元和存储指令/数据的存储器之间的通信为支撑的。同步动态随机存储器(即SDRAM)与静态RAM相比具有容量大,成本低的优势;与传统异步DRAM相比其速度更快,所以得到了越来越广泛的应用。因此以简化主机对SDRAM访问为主要任务的SDRAM控制器的设计就变得更加重要。论文提出了一种基于状态机的SDRAM控制器的设计思路与实现,并通过了FPGA验证,完全达到系统的功能和速度要求。     

Runtime and Programming Support for Memory Adaptation in Scientific Applications via Local Disk and Remote Memory

The ever increasing memory demands of many scientific applications and the complexity of today’s shared computational resources still require the occasional use of virtual memory, network memory, or even out-of-core implementations, with well known drawbacks in performance and usability. In Mills et al. (Adapting to memory pressure from within scientific applications on multiprogrammed COWS. In: International Parallel and Distributed Processing Symposium, IPDPS, Santa Fe, NM, 2004), we introduced a basic framework for a runtime, user-level library, MMlib, in which DRAM is treated as a dynamic size cache for large memory objects residing on local disk. Application developers can specify and access these objects through MMlib, enabling their application to execute optimally under variable memory availability, using as much DRAM as fluctuating memory levels will allow. In this paper, we first extend our earlier MMlib prototype from a proof of concept to a usable, robust, and flexible library. We present a general framework that enables fully customizable memory malleability in a wide variety of scientific applications. We provide several necessary enhancements to the environment sensing capabilities of MMlib, and introduce a remote memory capability, based on MPI communication of cached memory blocks between ‘compute nodes’ and designated memory servers. The increasing speed of interconnection networks makes a remote memory approach attractive, especially at the large granularity present in large scientific applications. We show experimental results from three important scientific applications that require the general MMlib framework. The memory-adaptive versions perform nearly optimally under constant memory pressure and execute harmoniously with other applications competing for memory, without thrashing the memory system. Under constant memory pressure, we observe execution time improvements of factors between three and five over relying solely on the virtual memory system. With remote memory employed, these factors are even larger and significantly better than other, system-level remote memory implementations.     

分片式流处理器上存储系统的设计与实现

针对“存储墙”问题,从提高片外带宽使用率的角度出发,为分片式流处理器设计实现数据并行存储系统。该存储系统通过多级调度能有效减少片外访存的次数,降低片外带宽的需求。软件模拟和仿真验证的结果表明,在不同工作负载特征下,通过设计参数的优化选择,该设计能够充分挖掘存储访问的行局部性和体间并行性,从而提高带宽的使用效率。     

基于布隆过滤器的新型混合内存架构磨损均衡策略

相变存储器（PCM）凭借低功耗的优势有望成为新一代主存储器,但是耐受性的缺陷成为其广泛应用的重要障碍。现有的随机存取存储器（DRAM）缓存技术和磨损均衡分别从减少PCM写数量以及均匀化写操作分布两个角度延长PCM使用寿命,但前者在写回数据时未考虑数据的读写倾向性,后者在空间局部性较强的应用场景下存在数据交换粒度、空间开销、随机性等诸多问题。因此,设计一种全新的混合存储架构,结合最近最少使用（LRU）算法和带有时间变化的最不经常使用（LFU-Aging）算法提出区分数据读写倾向性的缓存策略,并且基于布隆过滤器（BF）设计针对强空间局部性工作集的动态磨损均衡算法,在有效减少冗余写操作的同时实现低空间开销的组间磨损均衡操作。实验结果表明,该策略能够减少PCM上13.4%~38.6%的写操作,同时有效均匀90%以上分组的写操作分布。     

基于复杂可编程逻辑器件的DRAM控制器的设计与实现

本文介绍了一种用复杂可编程逻辑器件（CPLD）设计DRAM控制器的设计方法,并采用VHDL语言编程实现。     

Unimem: Runtime Data Management on Non-Volatile Memory-Based Heterogeneous Main Memory for High Performance Computing

Non-volatile memory(NVM)provides a scalable and power-efficient solution to replace dynamic random access memory(DRAM)as main memory.However,because of the relatively high latency and low bandwidth of NVM,NVM is often paired with DRAM to build a heterogeneous memory system(HMS).As a result,data objects of the application must be carefully placed to NVM and DRAM for the best performance.In this paper,we introduce a lightweight runtime solution that automatically and transparently manages data placement on HMS without the requirement of hardware modifications and disruptive change to applications.Leveraging online profiling and performance models,the runtime solution characterizes memory access patterns associated with data objects,and minimizes unnecessary data movement.Our runtime solution effectively bridges the performance gap between NVM and DRAM.We demonstrate that using NVM to replace the majority of DRAM can be a feasible solution for future HPC systems with the assistance of a software-based data management.     

Advances in DRAM interfaces

New advanced architectures in DRAM interfaces seek to close the ever-widening performance gap between DRAM and microprocessor and to break the bandwidth bottleneck in graphics systems. We present an overview of five of these interfaces: EDO, SDRAM, RDRAM, CDRAM, and 3D-RAM. EDO will soon replace conventional DRAM, and SDRAM will partly take over in 66-MHz and higher frequency systems. Other interfaces will initially find target markets that exploit their unique features, and then seek wider market acceptance. Eventually, advances in DRAM will contribute to the trend toward a system on a chip     

Trends in semiconductor memories

Despite their great market success, DRAMs have not kept pace with microprocessor improvements, so researchers are looking to advanced high-speed DRAM and merged DRAM/logic technologies to increase memory system performance