SoC片上总线综述

随着以IP核复用为基础的SoC设计技术的发展,工业界及研究组织积极从事相关IP互联标准方案的制定工作,从目前的研究和发展看,影响力较大的有IBM公司的CoreConnect、ARM公司的AMBA和SilicoreCorp公司的Wishbone。基于现有IP互联接口标准技术的发展现状,本文对这三种SoC总线技术进行了详细介绍。     

NoC解决方案应对SoC片上通讯挑战

在复杂Soc中，单个芯片上通常会集成有几百个IP块，再加上深亚微米工艺中的超细线宽，对总线这种传统的片上通迅方法带来了极走的挑战。     

SoC片上总线技术的研究

在SoC设计中,经常会遇到一些问题,包括IP核移植性、设计复用、设计验证,以及公共设计平台的搭建。如何有效地解决这些问题,使得设计SoC系统就像设计微机系统那样方便快捷,这就是片上总线系统提出的目的。本文通过对AMBA, AVALON, OCP,WISHBONE等SoC总线的比较,分析了SoC片上总线技术。     

可重用设计方法研究

可重用IP技术与软硬件协同设计、深亚微米设计技术是SoC设计的关键技术支撑。本文首先把片上系统的设计方法和传统的基于线负载模型的ASIC设计方法进行比较。然后较详细地探讨了可重用IP模块的定义、可重用IP模块的设计过程、可重用IP模块的选择等。     

片上总线WI SHBONE在多媒体处理器SoC中的开发与设计

论文先简要论述了片上总线协议及其在可重用SoC设计中的主要作用，并以基于WISHBONE片上总线设计的Flash Memory控制器设计为例，说明基于WISHBONE片上总线的SoC的可重用设计方法的可行性、科学性?     

深亚微米SoC芯片设计及其供应链的管理

本文重要介绍了深亚微米SoC芯片设计过程中要考虑的因素。和供应链整合管理的重要性。简要列出了IP核的分类和选择IP的要点，以及Library和Foundry的工艺的确定对SoC芯片设计的影响。     

基于SoC的可重用IP接口设计

半导体集成电路技术进入深亚微米阶段以后,设计能力和半导体工艺之间的增长差距越来越大,竞争加剧及现有设计方法慢这一矛盾,需要通过提高设计抽象层次和重用已有设计来解决。基于可重用IP模块的片上系统设计方法已成为近年来的研究热点,它可缩短设计周期,降低设计成本。本文主要探讨可重用IP模块的接口设计方法。     

可重构技术在后SoC时代的应用——U—SoC

随着深亚微米(DSM)设计技术的发展和芯片设计复杂度的上升，完全专用的SoC系统面临新的问题和挑战，专家预测具有一定“通用”性质的系统芯片是后SoC时代的特征。本文在跟踪国际可重构技术的基础上，研究一种符合我国IC设计现状的用户可重构系统芯片，提出器件设计与应用设计分离的“片上创新应用”(Desipless)概念，并从硅技术发展规律的角度论述用户可重构系统芯片对硅产业结构下一轮分工的影响。     

基于平台的SoC技术

本文介绍了基于平台的SoC技术，对其关键技术进行了介绍，比较了基于平台的SoC技术与传统IC技术的异同。     

可重用片上仿真调试协议结构

提出了一种可重用片上仿真调试协议结构,基于此结构设计实现的片上仿真调试逻辑,简单高效,便于重用于新的芯片和新的体系结构.     

AMBA片上总线在SoC芯片设计中的应用

本文介绍了AMBA2.0总线规范,AMBA在SoC芯片设计中的应用,以及如何借助DesignWare搭建一个基于AMBA的SoC芯片。     

HDTV集成解码芯片的一种总线设计

本文给出了HDTV集成解码芯片的一种总线设计方案。通过分割总线时间片静态调度DMA传输，并将部分HDTV解码同步控制嵌入到总线调度中，使总线数据传输与解码流程相配合，有效地分配和使用总线带宽，在确保满足系统实时处理性能的条件下，尽可能降低系统对总线带宽的需求，减少片内数据缓冲区容量以降低系统硬件开销。     

HDTV SoC集成芯片的总线设计与验证

文章提出了一种适合于HDTV SoC的AMBA总线设计方案,并对整个架构进行了详细的验证;实践证明,AMBA总线非常适用于HDTV SoC系统;与用硬件描述语言构建的测试平台相比,软硬件协同的验证方法不但有更高的仿真覆盖率,而且更加高效省时.     

一种基于JTAG的SoC片上调试系统的设计

基于SoC的硬件设计,提出了一种基于JTAG的SoC3片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.     

面向AHB总线从单元的可复用接口设计

随着集成电路进入SoC（System-on-Chip）时代,IP复用在SoC系统设计、集成过程中不可避免,不同IP核与总线之间的接口差异已经成为IP复用的主要障碍．通过研究各种IP核的总线接口特征,本文设计实现了一种面向AHB总线从单元的可复用接口,通过硬件和软件两个层次的配置,该接口可满足某一具体外设对接口的要求．目前该接口模块已成功应用在三角函数、UART、CAN等外设的集成中．     

一款嵌入式芯片总线仲裁器的设计和评估

针对片上系统(SoC)总线设计中仲裁机制的选取往往局限于抽象的定性分析,以一款嵌入式处理器芯片为设计平台,实现了固定优先级、轮转优先级和混合优先级的仲裁电路设计,并建立了仿真测试平台,通过仿真对总线主设备的总线占有率、最差等待响应时间进行了定量分析比较,得出了混合优先级仲裁机制较单一的固定优先级与轮转优先级仲裁机制在体现公平性与优先性上更有效的结论,对其他嵌入式系统总线的仲裁设计与改进提供了很好的参考.     

基于FPGA的可复用SPI总线实现

SPI协议以其协议简单、通信速度快的特点正得到越来越广泛的应用。本文根据SPI总线标准,采用可综合的Verilog HDL语言完成了一种工作模式为SPI0的接口电路设计,并基于FPGA实现了这种高速可复用的SPI总线硬件电路。实验测试结果表明,该SPI总线接口满足实际应用需求。     

一种基于AMBA总线的SoC硬件加速器设计

为了解决面向特定的应用场景下,嵌入式处理器处理能力不足的问题,针对片上SoC系统设计了一款硬件加速器,通过对系统算法进行深入分析,确定了硬件加速器的功能需求,并基于AMBA(Advanced Microcontroller Bus Architecture)总线架构设计了相关接口,使其符合AMBA总线协议的时序要求。在完成RTL代码之后,通过对电路进行仿真进一步验证了硬件加速器的时序功能与逻辑功能。仿真结果表明硬件加速器确实提高了系统整体的数据处理性能与算法程序的执行效率。     

AHB总线在密码SoC中的设计与应用

为了提高密码SoC的接口的规范性能和系统的整体性能,提出了一个基于AMBA总线规范高性能总线AHB的多密码算法IP核的集成方案。首先对AHB高性能总线进行了FPGA实现,并在此基础上实现了多个密码算法IP核与AHB总线的挂接,完成了基于AHB总线的片上系统集成。最后对AHB总线和密码算法集成进行了仿真和FPGA测试,并验证了实现的正确性。