时钟3.2GHz直接数字频率合成器的研制

阐述了时钟频率高达3.2 GHz的新型直接数字频率合成器的设计方案,由该方案设计的直接数字频率合成器最高输出频率可达1 500 MHz,并且可以产生线性调频、脉冲步进、调频步进等多种调制信号.通过对该直接数字频率合成器与DDS芯片AD9858进行相位噪声以及杂散进行对比分析,时钟为3.2 GHz的直接数字频率合成器不仅输出带宽得以扩展,其相位噪声在所测试点比AD9858要优10 dB,窄带杂散也较AD9858有很大提高.     

改善DDS＋PLL频率合成器噪声性能的一种方案

本文在介绍当前通信系统中广泛采用的几种频率合成技术的基础上，针对直接数字式频率合成器(DDS) PLL频率合成器中的DDS输出噪声被数字倍频环放大从而影响频率合成器的噪声性能的问题，提出一种改进的方案。     

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL).介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果.     

一种S波段数字锁相频率合成器

一种S波段数字锁相频率合成器已研制成功,由于采用了一些技术措施,因而保证了工程方案简捷的同时,实现了较低的输出相位噪声和较快的频率转换速度,技术指标较高。本文对合成器的基本原理予以描述,并就关键技术进行分析,最后给出该合成器所实现的主要技术指标。     

宇航用高可靠性频率合成器的设计

频率合成器是雷达设备的关键组成部分,该文对一种宇航用高可靠性频率合成器的方案进行了分析,着重对从设计上提高频率合成器的可靠性进行了介绍。本方案采用了锁相环方式,产生Ku波段输出信号,经验证,信号频率源准确度≤1×10-7,在Ku波段输出信号相位噪声可达-84 dBc/Hz@1 kHz。按应力法预计,工作时间内可靠度指标满足0.999 66的要求。     

微波数字频率合成技术的研究

本文介绍了用于Ｓ波段遥测接收机本振的微波数字频率合成器的研究、设计情况。众所周知，一个锁相式频率合成器的频率分辨率、相位噪声、杂波抑制、捕捉时间等各项指标是相互矛盾的。本文采用两个锁相环路级联的方案解决这一矛盾。     

基于晶振倍频鉴相的C波段低相噪频率源设计

针对数字锁相技术相位噪声的构成和特性进行了探讨与研究,并在对比传统单环锁相方案的基础上,介绍了一种基于晶振倍频信号作为参考进行鉴相的低相噪频率合成器。经测试,传统锁相方案在输出6 480 MHz时,相位噪声为?109.1d B/Hz@10 k Hz。而本文设计的低相噪频率源在使用同样的参考晶振、锁相环芯片以及压控振荡器的情况下,输出相同频率时,相位噪声相比传统方案改善了约8 d B。     

DDS在高清晰度电视接收机中的应用

直接数字频率合成器(Direct Digital Aynthesizers,简称DDS)是将先进的数字处理理论与方法引入信号合成领域的一项新技术。它具有精细的频率分辨率和毫微秒量级的频率转换速度,以及低相位噪声等良好特性。本文在叙述直接数字频率合成的原理及特点的基础上,研究了以DDS为激励源的锁相式频率合成器的设计,并具体分析其在高清晰度电视中的应用。     

多环频率合成器抗干扰研究

从电磁兼容理论的角度出发,针对多环频率合成器工调干扰和数字噪声干扰问题,分析了干扰的传播方式和传播途径,建立了多环频率合成器的干扰模型,经过在设计中采取抗干扰措施,使频率合成器输出信号的频谱纯度得到较大的提高。     

直接数字频率合成器选型指南

本文介绍了直接数字频率合成器的基本原理以及频率合成技术的发展历程.对几种常用的频率合成器技术进行了比较.其中着重讲述了直接数字频率合成器的噪声构成。文中概述了直接数字频率合成器的应用领域.论述了国外主要的直接数字频率合成器供应商的典型产品的性能特点.并介绍了国内相关的研究情况。     

间接式微波频率合成器相位噪声概念及方案论证

本文较系统地回顾了微波频率合成器中相位噪声的基本概念,论述了在采用间接式频率合成时,如何进行低相位噪声微波频率合成器的方案论证,并结合实际,给出一个已用于工程的低相位噪声微波频率合成器实例及测试结果。     

X频段高频谱纯度频率合成器设计

针对高灵敏度接收机对频率合成器的高技术指标要求,构建了一种融合了直接模拟、直接数字以及间接数字的频率合成技术方案,根据该方案,成功实现了频率合成器的工程研制。通过测试,频率合成器相位噪声达-112 dBc/Hz@5 kHz,杂散抑制优于-75 dBc,频率分辨率小于1 kHz,10 MHz跳频时间约为13 μs,满足了高灵敏度接收机对频率合成器的高技术指标要求,为高纯度频率合成器的实现提供了一条新途径。     

DDS在数字声音广播接收机中的应用

直接数字频率合成器（ＤｉｒｅｃｔＤｉｇｉｔａｌＳｙｎｔｈｅｓｉｚｅｒｓ，简称ＤＤＳ）是将先进的数字处理理论与方法引入信号合成领域的一项新技术，它具有精细的频率分辨率和毫微秒量级的频率转换速度，以及低相位噪声等良好特性，本文在叙述直接数字频率合成的原理及特点的基础上，研究了以ＤＤＳ为激励源的锁相式频率合成器的设计，并具体分析其在数字声音广播中的应用。     

一种具有相位噪声跟踪补偿的全数字锁相环频率合成器

为了实现频率合成器中的相位噪声跟踪补偿和降低全数字锁相环的复杂性,本文提出了一种新的基于全数字锁相环的频率合成器。它采用了一种低复杂度的数字鉴频鉴相器和非线性相位/频率判决电路以及数控振荡器,从而显著降低了硬件复杂性。同时结构中采用的非线性相位和频率判决电路能够很好地实现噪声跟踪和快速的相位/频率捕获,数控振荡器能够获得高的频率分辨率(大约6kHz)和大的线性频率调谐范围。通过采用90nm CMOS工艺制造的ADPLL实验结果表明,本文所提出的基于全数字锁相环的频率合成器能够实现从100kHz到6MHz的可控环路带宽和相当好的带内相位噪声跟踪性能。     

使用二级取样保持型鉴相器的低寄生信号频率合成器研究

在通信机和测量仪器所使用的低寄生信号频率合成器中,必须用衰减量大、可去除纹波的滤波器来抑制鉴相器的噪声,这种滤波器多数情况下会因群延迟而导致锁相环工作的不稳定。本文首先对低寄生频率合成器使用的取样保持型鉴相器的噪声进行了分析,明确指出,除了在保持期间产生的倾斜噪声外,在取样期间还必然会产生下陷噪声,这后一种噪声以前从未指出过,它是产生寄生信号的主要原因。这就表明,为使系统容许的寄生信号电平保持在-85dB 以下,必须使用具有数拾分贝衰减量、可去除纹波的滤波器。然后在噪声分析的基础上,提出使用2级取样保持型鉴相器的方案,即把2级取样保持电路级联在初级取样保持电路取样完毕后,第2级取样保持电路开始取样。文中给出的这种方案可以大幅度地降低噪声。而且采用这种新式鉴相器后,取消滤除纹波的滤波器也可以做出低寄生信号频率合成器。     

低相噪毫米波频率合成器设计

简要介绍毫米波频率合成器的重要性,分析两种毫米波频率合成器实现方案的优劣,综合其优点,并采用直接数字频率合成（DDS）技术,提出毫米波频率合成器的设计方案。进行方案系统实验,结果表明,相位噪声为-85dBc／Hz@10kHz,提升了整个毫米波通信系统的性能。     

频率合成器的电磁兼容设计

本文介绍了和频率合成器有关的电磁兼容问题，如何使频率合成器的附加相位噪声、杂散尽可能的小，除了有很好的方案外，还需采取一系列电磁兼容措施来加以保证，才能使设计的频率合成器能满足高性能指标要求。     

DDS带内杂散对比分析及优化方法

针对直接数字频率合成技术固有的杂散特性大幅地限制了其应用问题。文中在分析DDS工作原理及杂散噪声来源的基础上,发现利用改变直接数字频率合成器芯片频率步进可改善频率合成器产生信号的带内杂散。采用一个以AD9858芯片为核心的硬件平台进行实物对比测试,验证了频率步进控制字越小其合成信号的带内杂散越低。     

DDS＼PLL频率合成器在卫星数据通信中的应用

本文介绍了一种ＤＤＳ／ＰＬＬ混合型频率合成器,从相位噪声和杂散的角度出发,对它的性能进行了较详细的分析。最后提出了一种适用于卫星数据通信系统的具体方案。此频率合成器将国外产品化的直接数字频率合成器技术和传统的锁相环技术有机地结合起来,结构简单,频率分辨率高。     

一种低相位噪声采样时钟源的设计

分析了锁相环频率合成器与数字直接频率合成器的原理,阐述了二者性能的优劣。并在此基础上设计了一款低相位噪声的采样时钟源。该频率源结合锁相环和直接数字频率合成器的优势,在75 MHz时相位噪声可达-119 dBc@1 kHz、-116 dBc@100 kHz。