做一个快乐的运算单元

许多朋友常常会问我同一个问题:"你怎么会想到去研究这个?"问题虽然相同,但其中的"这个"通常指的是不一样的内容,例如:各个作曲家电影配乐风格的差异;<爱丽丝漫游奇境>中所有的双关语;在光污染环境下寻找星云;古埃及建筑规划中所体现的文化内涵……我的回答则是:"我喜欢做我喜欢做的事."     

浮点开方运算单元的电路设计

文章提出了一种基于逐位循环开方算法,"四位一开方"的浮点开方运算单元的电路设计方案,使限制周期时间的循环迭代部分的门级数降低到14级。按14级门延时为周期时间计算,完成一个IEEE单、双精度浮点数的开方运算分别需要15和29周期。同时,文章对目前开方运算所采用的两类主要的算法-逐位循环开方算法和牛顿－莱福森迭代开方算法进行了描述,其中包括数的冗余表示等内容。     

深亚微米高性能微处理器运算单元的设计

介绍了基于0.18微米的微处理器运算单元的设计实现。以乘法器的设计实现为例，给出乘法嚣的版图设计和电路仿真结果，还给出整体芯片的版图设计方法，并列举了在版图设计中对深亚微米设计问题的考虑。     

可重构模运算单元的研究

分析了多种对称密码算法,总结了几种常用的模运算,设计并实现了高效、灵活的可重构模运算单元,该单元支持模28加、模28减、模28乘、模216加、模216减、模216乘、模(216+1)乘、模232加、模232减、模232乘及模(232-1)乘运算,也支持模28加、模28减、模28乘、模216加、模216减、模216乘及模(216+1)乘中任意2种运算的并行操作,给出了通用的操作指令。实验证明了该运算单元的有效性。     

比特置换运算单元的设计与实现

比特置换操作在对称密码算法中使用频率非常高,但传统处理器对比特置换操作并不直接支持.为此,美国普林斯顿大学的Ruby B. Lee提出比特置换指令,并证明了比特置换指令对提高通用处理器上实现的密码算法的性能有明显作用[10].本文重点研究比特置换指令的实现技术,提出一种比特置换运算单元的实现算法,并在FPGA上进行验证.     

分布式运算单元的原理及其实现方法

以Ｘｉｌｉｎｘ 公司的 ＸＣ ４０００系列 ＦＰＧＡ（现场可编程门阵列）为例，介绍了分布式运算单元ＤＡ（ Ｄｉｓｔｒｉｂｕｔｅｄ Ａｒｉｔｈｍｅｔｉｃ）在高速 ＤＳＰ设计中的原理及实现方法。     

基于覆盖率的微处理器运算单元验证技术

根据微处理器运算单元功能较多的特点,基于覆盖率的验证方法,设计一种自检查的测试程序生成器(SATG)验证方法。SATG采用一种“闭环”结构,并以功能覆盖率量化分析为核心,使用随机生成和约束求解的方法,自动生成验证程序。实验结果表明,该方法在微处理器运算单元的验证中,能提高验证效率和覆盖率,增强验证平台的可重用性。     

微处理机

常一翔电力半导体器件的发展进入微电子加工领域··········································……王效平(:)CMOS大规模集成电路制造工艺·························一“·‘’·”·’··……‘…’,’··……何玉表(i幻一种NMOS CPU的CMOS化···················································,········……王士秀(31)热氮化510:薄栅绝缘膜工艺·······················,…     

APU也变形

能变形的本本是越来越多了。不过·变形可不是你想象那么简单·变形转轴什么的那得不一般地结实·所以会变形的本本size都不大——瞧你那猥琐样儿·咱说的size当然是屏幕的size·正因为Size不大-变形本本的性能就更不咋地·大型3D游戏？想都不用想!     

掀起APU的盖头来 两款APU平台主板新品

不久前,APU揭开了它神秘的面纱,正式与我们见面。本次评测中,我们为大家带来了两款APU平台新品,分别是体形小巧的微控智能ITX-AF2S1A主板和扩展性丰富的梅捷SY-E350主板。接下来就让我们共同体验他们带来的精彩     

可重构S盒运算单元的设计与实现

在分析多种对称密码算法的基础上,总结出常用的S盒运算模式,设计并实现了高效、灵活、安全的可重构S盒运算单元,并且给出了此单元通用的指令格式。     

一种LUT函数运算单元的FPGA实现方法

提出一种应用于数字信号处理的函数单元FPGA实现方法。该方法基于查找表的思想,利用Simulink中的Xilinx工具箱实现建模仿真,自动生成Verilog代码并利用ISE开发工具综合布线,最后通过在线下载到FPGA开发板上验证了该设计。     

高性能子字并行运算单元的设计与实现

通过硬件共享的方式实现一套高性能子字并行运算单元,运算单元采用流水线设计,可以一个周期进行1个64-bit、2个32-bit、4个16-bit或8个8-bit定点运算,1个双精度或2个单精度浮点运算。运算单元采用Verilog HDL设计,在0.18 μm 标准CMOS工艺库下实现,并针对实际多媒体应用程序基于ESCA系统进行性能评测。实验结果表明,该运算单元可以在硬件开销和性能上获得较好的平衡。     

一种运算簇间互连通信单元的设计

在高性能并行处理器设计中,权衡通信效率与硬件设计开销是一个关键的问题。基于此,在基于簇状处理单元的线性阵列处理器架构前提下,提出一种基于多运算簇处理器结构的运算簇间互连通信设计方案,包括通信单元结构和典型数字信号处理数据传输的应用案例分析。实验结果表明,与传统线性阵列处理器结构相比,该方案可使互连通信单元的相应性能提升30%以上。     

一种高性能大数模运算单元及其应用

为了加速公钥密码系统的实现速度,设计支持大教模乘和模加减运算的模运算单元是关键.目前的方法多关注于这两种运算的分别实现,为了改善这种方式导致的硬件单元吞吐量低的问题,提出了一种流水线结构的高性能大数模运算单元.基于改进的Montgomery模乘算法,采用流水线技术,把模乘电路分成3个流水线阶段,并把模加减电路结合到第3阶段,得到一种能同时计算模乘和模加减的模运算单元.仿真结果显示,模运算单元以较少的资源占用率获得了较高的吞吐量,非常适合做高性能的公钥密码系统的基本硬件运算单元.     

Who loves APU？ APU三大终端市场调查

“The PC is dead．Long live the PC!”（个人电脑已死。个人计算永生）2011年6月28日,AMD桌面和软件产品市场部高级经理Sasa Marinkovic在个人博客上喊出了对PC市场的新口号,这一天距AMD发布Fusion Llano APU正好半个月。15天前的6月13日,AMD在首届Fusion开发者大会上正式对外发布了面向桌面和高性能笔记本电脑的A系列APU,与3个月前发布的入门级C系列及E系列一起,组成TAPU的全平台覆盖。Sasa Marinkovic在文中用爱迪生倡导的直流电和特斯拉主导的交流电做比喻,类比APU对x86架构的革命正类似交流电一样,不仅将拓展传统PC的性能,还将带来一场应用的新革命。