Actel推出最新的Libero集成设计环境(IDE)6.2版本

A c t e l公司宣布推出最新的Libero集成设计环境(IDE)6.2版本,集成了最佳的设计工具,拥有设计分析和时序收敛的崭新重要功能使得现场可编程门阵列(FPGA)设计人员在质量、效率和功能方面获得最好的效果。与Libero6.2一同推出的还有Actel全新SmartTime静态时序分析环境,能够协助客户分析和管理时序,进行高级的时序验证,并通过与时序驱动布局布线紧密结合而保证可预测的时序收敛。在这个Libero版本中,Actel和Mentor进一步合作,把MentorGraph-ics的世界级ModelSimAE仿真作为Libero“Gold”套装的重要组成部分,LiberoGold套装现可免…     

Actel升级版本的Libero IDE

为Fusion混合信号FPGA提供“智能化”功能Actel公司宣布推出Actel Libero集成设计环境(IDE)的最新版本7.2,具备崭新功能,可提升基於Actel现场可编程门阵列(FPGA)设计的灵活性、效率和性能。Libero IDE7.2具有强化的SmartGen、SmartTime和SmartPower工具,提供全新的知识产权(IP)     

PMC-Sierra网关采用MIPS多线程内核

Actel公司宣布推出Actel Libero集成设计环境（IDE）的新版本7．2，具备崭新功能，可提升基于Actel现场可编程门阵列（FPGA）设计的灵活性、效率和性能。LiberoIDE7．2具有强化的SmartGen、SmartTime和SmartPower工具，提供全新的知识产权（IP）核生成功能，以支持Aciel的Fusion可编程系统芯片（PSC）产品。LiberoIDE7．2还同时为Actel Fusion、ProASIC3和RTAX—S系列产品的设计人员，提供增强的时序和功率分析功能。     

Actel针对使用ARM7系列处理器的复杂FPGA开发提供既安全又全面的设计流程

A ctel的Libero ID E增添重要的崭新功能。全新Libero6.3软件提供安全的设计流程-从综合直至实施-以便将C oreM P7集成到A ctel的单芯片非挥发性FPG A中。该强化软件还可自动实现I/O电压分配任务,并支持新型R TA X4000S器件。Libero6.3提供先进的块级方法,让设计人员围绕CoreM P7聚集IP,并以可预测的时序和验证操作,将其映射在ProA SIC3/EFPG A结构中。Libero6.3集成了来自M agm a D esign A utom ation、M entorG raphics和Synplicity的业界领先的第三方工具,使到集成了CoreM P7的设计可实现无缝的综合、验证和物理综合…     

Actel提升Libero工具套装大幅增加性能及对ProASIC Plus FPGA的技术支持

Actel公司宣布提升它的Libero集成设计环境(IDE),包含Magma 设计自动化公司(Magma Design Automation)的PALACE(物理及逻辑自动编辑引擎)物理综合工具,进一步落实该公司致力提供开发工具优化FPGA性能的承诺。通过与Magma的新OEM协议,PALACE软件现可由Actel以独立形式或与Libero IDE捆绑提供,PALACE软件可为ProASIC Plus FPGA带来平均20%的性能提升。与此同时,Actel宣布Libero v5.1 IDE的银(Silver)和金(Gold)版本现可支持门数高达300 000的器件,并以极低甚至零成本实现对许多Actel高门数器件的支持。 通过与Actel L…     

吉时利推出新的脉冲式半导体器件特性测量方案

Actel公司宣布推出最新的Libero集成设计环境（IDE）6．2版本，集成了最佳的设计工具，拥有设计分析和时序收敛的崭新重要功能，使得现场可编程门阵列（FPGA）设计人员在质量、效率和功能方面获得最好的效果。与Libero6．2一同推出的还有Actel全新SmartTime静态时序分析环境，能够协助客户分析和管理刚序，进行高级的时序验证，并通过与时序驱动布局布线紧密结合而保证可预测的时序收敛。     

Actel推出全新SoftConsole开发工具

Actel公司宣布针对该公司的CoreMP7推出免费的软件开发环境SoftConsole；CoreMP7是惟一一款面向现场可编程门阵列(FPGA)的32位ARM7微控制器核。SoftConsole以广泛使用的开放源Eclipse集成设计环境(IDE)和ARM7 GNU编译器和调试工具为基础,为编写和调试CoreMP7软件编程提供了具成本效益和可靠的手段,让设计人员基于Actel的单芯片Flash FPGA快速而简易地开发嵌入式系统应用程序。     

Actel推出全新SoftConsole开发工具 针对以CoreMP7为基础的设计提供更广泛支持

<正>Actel公司宣布针对该公司的CoreMP7推出免费的软件开发环境SoftConsole。CoreMP7是业界唯一一款面向现场可编程门阵列(FPGA)的32位ARM7微控制器核。SoftConsole以广泛使用的开放源Eclipse集成设计环境和     

Actel升级版本的Libero IDE为Fusion混合信号FPGA提供“智能化”功能

Actel公司宣布推mActel Libero^TM集成设计环境（IDE）的最新版本7．2，具备崭新功能，可提升基于Actel现场可编程门阵列（FPGA）设计的灵活性、效率和性能。Libero IDE7．2具有强化的SmartGen、SmartTime和SmartPower工具，提供全新的知识产权（IP）核生成功能．     

Actel特为具ARM7功能的FPGA推出开发工具套装

Actel公司宣布推出CoreMP7开发工具套装,这是完整的软,硬件开发环境, 针对该公司CoreMP7软ARM7处理器内核的执行而设。CoreMP7开发工具套装包含屡获殊荣的CoreMP7、具Actel ARM7 功能的M7 ProASIC3器件和FPGA开发工具,为用户提供了一切所需工具,可以快速和简便地评估及设计以FPGA为基础的系统级芯片(SoC)应用。 CoreMP7开发工具套装的特点     

Actel强化可编程系统芯片性能简化嵌入式设计

Actel公司的Fusion器件是一个具有 ARM7功能的单芯片可编程系统芯片(PSC)平台。Actel Fusion PSC将业界标准的ARM7技术与混合信号FPGA相结合,将众多功能集成到单一芯片中,包括支持 ／-12V模拟I／O、高达 8Mbit嵌入式Flash内存、集成ADC和高达150     

Actel推出全面的工具套件Libero集成设计环境(IDE)6.0版本

免费升级Synplicity的Synplify AE软件,以及完美整合Magma为可编程逻辑器件而设的物理综合工具 Actel公司宣布推出全面的工具套件 Libero集成设计环境(IDE)6.0版本。全新精简的集成设计环境可与业内最佳的第三方设计工具完美整合,为今日复杂及时间敏感的现场可编程门阵列(FPGA)设计提供无与伦比的灵活性和效率。Libero 6.0所有版本(包括免     

设计工具与服务

最新版ActelLibero集成设计环境Actel公司推出ActelLibero集成设计环境(IDE)的最新版本7.2,可提升基于Actel现场可编程门阵列(FPGA)设计的灵活性、效率和性能。LiberoIDE7.2具有强化的SmartGen、SmartTime和SmartPower工具,提供全新的知识产权(IP)核生成功能,以支持Actel的Fu-s     

全新Actel Libero集成设计环境(IDE)5.0版本

Actel公司推出全新的Actel Libero集成设计环境(IDE)5.0版本,用于设计和开发FPGA系列产品。新设计套件具有Synplicity和Actel的增强综合与布局布线     

赛普拉斯推出新型时钟芯片及自助编程套件

ACtel公司宣布针对该公司的CoreMP7推出免费的软件开发环境SoftConsole；CoreMP7是一款面向现场可编程门阵列（FPGA）的32位ARM7微控制器核。SoftConsole以广泛使用的开放源Eclipse集成设计环境（IDE）、ARM7GNU编译器和调试工具为基础，为编写和调试CoreMP7软件编程提供了具成本效益和可靠的手段，让设计人员基于Actel的单芯片Flash FPGA快速而简易地开发嵌入式系统应用程序。     

Actel推出首款使用简便的混合信号FPGA器件

Actel公司宣布推出全面的设计环境，作为系统开发新时代的一项重要元素，全力支持最新的Fusion融合可编程系统芯片（PSC）的实施。Actel的Fusion可编程系统芯片与ACtel Libero7．0集成设计环境ODE）结合，可在单芯片上实现前所未有的数字逻辑、模拟功能、嵌入式Flash内存和FPGA架构的集成。Aetel广泛的工具组合将为设计人员带来所需的开发环境、方法和途径，以便轻易地生成、配嚣和校验这项突破性的混合信号FPGA技术。Actel对流行的Libero集成设计环境进行升级可让用户在易用及简单“选与点”（Pick—and—Click）操作的用户界面上完全生成可编程系统芯片；至于低成本的Actel融合启动套件则保证设计能迅速和有效地从构想以至完全实施。     

LIBERO IDE 8．5软件工具系列

Libero集成设计环境（IDE）8．5版本支持新近推出的nano版本IGL00和ProASIC3现场可编程门陈列（FPGA）。Libero IDE 8．5版本还提供对嵌入式数学构件（mathblock）的例示和配置支持,可用于Actel全新的耐辐射RTAX—DSP系列产品。     

专为FPGA优化的ARM软处理器

FPGA解决方案供应商Actel公司推出了专为其FPGA应用而优化的软ARM7系列处理器——CoreMP7。Actel采用新的经营模式，让用户采购具有ARM功能的ProASIC3器件时，毋须额外付费即可使用CoreMP7，以实现低成本的系统整合。CoreMP7今后还会扩展至其它系列的应用中，包括以Actel最新推出Fusion融合技术为基础的器件，该技术将模拟和非易失性内存集成于单个器件上。     

Actel公司宣布推出Libero集成设计环境（IDE）8．5版本

Actel公司宣布推出Libero集成设计环境（IDE）8．5版本．这套完整的软件设计工具系列已进一步扩展,支持新近推出的nano版本IGLOO和ProASIC3现场可编程门阵列（FPGA）。Libero IDE 8．5版本还提供对嵌入式数学构件（mathblock）的例示和配置支持．可用于Actel全新的耐辐射RTAX-DSP系列产品。     

Actel强化Libero集成设计环境

Actel公司是新型可编程逻辑方案的供货商,他们为现场可编程门数组(FPGA)的开发和设计推出了优化的下一代集成设计环境Libero。新版本Libero支持混合模式设计输入,设计师可以选择高级VHDL或Verilog HDL语言模块与原理图模块混合。这种混合模式可以使设计师用原理图描述述HDL中的复杂功能,或将那些模块组合在一起。这种新功能有利于将知识产权(IP)集成到复杂FPGA,并能缩短产品面市时间,提高产量。