基于0.15μm SOI工艺的耐高温短沟器件设计与实现

绝缘体上硅（Silicon on insulator, SOI）技术在200～400℃高温器件和集成电路方面有着广泛的应用前景,但对于沟道长度≤0.18μm的短沟道器件在200℃以上的高温下阈值电压漂移量达40%以上,漏电流达μA级,无法满足电路设计要求。本文研究了基于0.15μm SOI工艺的1.5 V MOS器件电特性在高温下的退化机理和抑制方法,通过增加栅氧厚度、降低阱浓度、调整轻掺杂漏离子注入工艺等优化方法,实现了一种性能良好的短沟道高温SOI CMOS器件,在25～250℃温度范围内,该器件阈值电压漂移量<30%,饱和电流漂移量<15%,漏电流<1 nA/μm。此外采用仿真的方法分析了器件在高温下的漏区电势和电场的变化规律,将栅诱导漏极泄漏电流效应与器件高温漏电流关联起来,从而定性地解释了SOI短沟道器件高温漏电流退化的机理。     

体效应对超深亚微米SOI器件总剂量效应的影响

研究体偏置效应对超深亚微米绝缘体上硅（SOI,Silicon-on-insulator）器件总剂量效应的影响.在TG偏置下,辐照130nm PD（部分耗尽,partially depleted）SOI NMOSFET（N型金属-氧化物半导体场效应晶体管,n-type Metal-Oxide-Semiconductor Field-Effect Transistor）器件,监测辐照前后在不同体偏压下器件的电学参数.短沟道器件受到总剂量辐照影响更敏感,且宽长比越大,辐射导致的器件损伤亦更大.在辐射一定剂量后,部分耗尽器件将转变为全耗尽器件,并且可以观察到辐射诱导的耦合效应.对于10μm/0.35μm的器件,辐照后出现了明显的阈值电压漂移和大的泄漏电流.辐照前体偏压为负时的转移特性曲线相比于体电压为零时发生了正向漂移.当体电压Vb=-1.1V时部分耗尽器件变为全耗尽器件,|Vb|的继续增加无法导致耗尽区宽度的继续增加,说明体区负偏压已经无法实现耗尽区宽度的调制,因此器件的转移特性曲线也没有出现类似辐照前的正向漂移.     

部分耗尽SOI NMOSFET总剂量辐照的最坏偏置

通过模拟对ON、OFF、TG三种偏置下PD SOI NMOSFET的总剂量辐照效应进行了研究.模拟发现正沟道的最坏偏置是ON偏置,背沟道的最坏偏置与总剂量有关.当总剂量大时,背沟道的最坏偏置是OFF偏置;当总剂量小时则是TG偏置.而NMOSFET的最坏偏置则取决于起主要作用的是正栅还是背栅.由于辐照产生电子空穴对的过程与电场分布强相关,通过分析不同偏置下电场分布的差异确定最坏偏置的内在机制.     

背栅应力对LOCOS隔离的SOI器件背栅阈值电压的影响

LOCOS隔离的SOI器件的性能强烈依赖于其背栅特性,而背栅应力会影响到背栅的特性。常温下在SOI器件的背栅上施加大电压并持续30秒以上可以显著改变背栅的阈值电压。这种改变是稳定的和时不变的。对NMOS加正的背栅压和对PMOS加负的背栅压都可以提高其背栅阈值电压。实验结果表明沿着硅岛的边缘有一条从源到漏的寄生漏电通道,而且将栅,源,漏接地并在背栅上加大的偏压可以强烈影响漏电通道。因此我们可以得到结论,背栅应力会影响与漏电流直接相关的背栅阈值电压。     

超深亚微米SOI总剂量效应泄漏电流模型

总剂量辐射效应会导致绝缘体上硅金属氧化物半导体场效应晶体管(SOI MOSFET)器件的阈值电压漂移、泄漏电流增大等退化特性。浅沟槽隔离(STI)漏电是器件退化的主要因素,会形成漏极到源极的寄生晶体管。针对130 nm部分耗尽(PD) SOI NMOSFET器件的总剂量辐射退化特性,建立了一个包含总剂量辐射效应的通用模拟电路仿真器(SPICE)模型。在BSIM SOI标准工艺集约模型的基础上,增加了STI寄生晶体管泄漏电流模型,并考虑了辐射陷阱电荷引起寄生晶体管的等效栅宽和栅氧厚度的变化。通过与不同漏压下、不同宽长比的器件退化特性的实验结果对比,该模型能够准确反映器件辐射前后的漏电流特性变化,为器件的抗辐射设计提供参考依据。     

SOI NMOS侧壁晶体管总剂量辐射效应电流模型

针对绝缘体上硅(SOI)NMOS侧壁晶体管的电流特性研究,利用Verilog-A语言建立了一个含有漏致势垒降低(DIBL)效应的侧壁晶体管电流模型。进一步基于SOI NMOS总剂量辐射效应机理将总剂量辐射效应引入该模型。新建立的侧壁晶体管电流模型既保留了侧壁晶体管本身的电流特性,又可以反映总剂量辐射导致的电流变化。将新的侧壁晶体管总剂量模型嵌入商用SOI模型仿真验证的结果表明,该SOI侧壁晶体管总剂量模型在不同漏端偏置电压下的仿真与测试结果高度吻合,可以给电路设计者提供可靠的仿真结果,缩短抗辐射电路开发周期。     

SOI器件应用展望

ＳＯＩ器件应用展望东立摘编绝缘体上硅（ＳＯＩ）衬底以优良的材料特性和适中的价格／性能比，使其成为高性能ＩＣ技术开发的热点。自８０年代末，人们对ＳＯＩ衬底技术本身的研究也不断加强，而最引人们关注的是氧注入硅衬底（ＳＩＭＯＸ）和粘合与背面腐蚀ＳＯＩ（ＢＥ...     

辐照对SOI NMOS寄生双极晶体管的影响。

在埋氧化层厚度不同的SIMOX衬底上制备了H型栅结构器件。经过总剂量辐照后,器件的正栅亚阈值特性无明显变化,背栅亚阈值特性发生平移,但均未发生漏电,说明其抗辐照性能超过1E6rad(Si)。辐照后器件的寄生双极晶体管增益有所增大,并且与背栅阈值电压的变化趋势相似,可能是由于埋氧化层中的正电荷积累使体区电位升高,提高了发射极的发射效率。     

部分耗尽PD CMOS/SOI器件SEU模型分析

通过计算机模拟分析CMOS/SOI器件中单粒子效应的影响,采用二维模拟软件MEDICE,建立了器件发生单粒子效应时内部电荷的分布模型.利用电荷分布模型建立了CMOS/SOI器件在入射不同LET值时的离子与器件中瞬态电流的关系曲线;并建立了离子入射点的不同位置与瞬态电流的关系曲线.从理论上提供了一种分析器件SEU的手段.     

界面电荷耐压模型:SOI高压器件纵向耐压新理论

基于求解二维Po isson方程,分析了具有埋氧层界面电荷的SO I结构纵向击穿特性,提出了界面电荷耐压模型。该模型通过埋氧层界面电荷来调制硅层和埋氧层电场,获得极高击穿电压。进一步提出临界界面电荷面密度概念,给出其工程化应用的近似公式。并对文献中的不同结构SO I器件的纵向耐压进行计算。解析结果和试验结果或M ED IC I仿真结果吻合良好。     

一个解析的适用于短沟SOI MOSFET's的高频噪声模型

提出了一个新的解析的适用于SOI MOSFET's的高频噪声模型.该模型通过耦合能量平衡方程克服了以往噪声模型所具有的缺点,并对短沟SOI器件的噪声给出精确地描述.同时,利用该模型可以容易地计算出相对于最小噪声值处的优化的栅源电压,为低噪声的电路设计提供优化的设计方向.由于该噪声模型的简单性,可以很方便地将模型植入电路模拟器如SPICE中完成电路设计.     

薄膜全耗尽SOI短沟道MOSFET准二维电流模型

本文在分析薄膜全耗尽SOI器件特殊物理效应的基础上,建立了可细致处理饱和区工作特性的准二维电流模型。该模型包括了场效应载流子迁移率、速度饱和以及短沟道效应等物理效应,可以描述薄膜全耗尽SOI器件所特有的膜厚效应、正背栅耦合(背栅效应)等对器件特性的影响,并且保证了电流、电导及其导数在饱和点的连续性。将模型模拟计算结果与二维器件数值模拟结果进行了对比,在整个工作区域(不考虑载流子碰撞离化的情况下)二者吻合得很好。     

基于摄动法研究短沟道SOI MOSFET亚阈值特性

提出了一种新的方法对短沟道SOI MOSFETs亚阈区的二维表面势的解析模型进行了改进,即摄动法.由于在短沟道SOI MOSFETs中不仅需要计及不可动的电离杂质,而且需要考虑自由载流子的数量和分布的影响.利用摄动法求解非线性泊松方程可以得到短沟道SOI MOSFETs二维的表面势解析模型.通过与二维数值模拟器MEDICI模拟结果比较,证明了在亚阈区改进模型所得的结果比只计及不可动的电离杂质的SOI MOSFETs模型所得的结果吻合更好.     

短沟道MOSFET器件物理模型研究

通过求解经修正的二维泊松方程，并考虑了主要的短沟效应和高场效应，得到一个描述短沟道ＭＯＳＦＥＴ器件Ｉ－Ｖ特性的统一物理模型。该模型适用于包括亚阈区在内的不同工作区域，对０．８μｍ和１．４μｍ器件的漏极电流特性能较好地描述，可应用于亚微米、深亚微米级ＭＯＳＦＥＴ的电路模拟。     

短沟道双栅MOSFET二维表面势解析模型

采用分解电势的方法求解二维泊松方程,建立了考虑电子准费米势的短沟道双栅MOSFET的二维表面势模型,并在其基础上导出了阈值电压、短沟道致阈值电压下降效应和漏极感应势垒降低效应的解析模型。研究了不同沟道长度、栅压和漏压情况下的沟道表面势,分析了沟道长度和硅膜厚度对短沟道效应的影响。研究结果表明,电子准费米势对开启后的器件漏端附近表面势有显著影响,新模型可弥补现有模型中漏端附近表面势误差较大的缺点;对于短沟道双栅MOSFET,适当减小硅膜厚度可抑制短沟道效应。     

一种耗尽型短沟道MOS器件阈电压模型

本文研究了耗尽型MOS器件的短沟道效应,把Yau的电荷分配理论推广到耗尽型器件,并作了适当修正。提出一种简单而精确的耗尽型短沟道MOS器件阈电压分析模型,与实验数据吻合良好。该模型可以应用于这类器件及电路的CAD。     

抗辐射高压SOI NMOS器件的背栅效应研究

通过对高压SOI NMOS器件进行总剂量辐照试验发现,辐照后器件埋氧化层中引入了大量的氧化层陷阱电荷,使得器件背栅发生反型,在较高漏极工作电压下,漏极耗尽区与反型界面相连,使得源漏发生穿通,导致器件漏电。通过原理分析提出了增加顶层硅膜厚度的优化措施,证明在顶层硅膜较薄的情况下,SOI NMOS器件容易发生总剂量辐照后背栅漏电,厚顶层硅器件特性受背栅辐照效应的影响则显著降低直至消失。     

一种基于总剂量效应的SOI器件模型快速提取方法

从工程应用的角度介绍了一种基于总剂量效应的SOI器件模型参数的快速提取方法。首先,提取0 krad(Si)时器件的模型参数,然后针对总剂量敏感参数,对100 krad(Si)总辐射试验后的同种器件进行模型参数优化,并对得到的模型参数进行验证。结果表明,该方法所提取的模型参数准确有效,解决了国内目前在抗辐照SOI工艺中因采用标准SOI工艺SPICE模型(如BSIMSOI等)导致不能反映辐照效应对器件特性的影响且无法给出经过不同辐照剂量之后的器件特性的缺点,可用于评估辐射对SOI电路的影响。     

短沟道MOSFET渡越时间物理模型

叙述了一个考虑包括速度过冲等短沟道效应的ＭＯＳＦＥＴ渡越时间解析模型，计算结果与二维数值模拟符合较好。基于该模型，探讨了在线性工作区和饱和工作区渡越时间对栅偏压依赖关系的不同，并作了物理解释。模型还表明由速度过冲带来渡越时间的缩短对沟道长度大于０．２５μｍ的ＭＯＳＦＥＴ不超过１０％     

栅长对SOI NMOS器件ESD特性的影响

采用TLP测试的方式,研究了不同栅长对栅接地SOI NMOS器件ESD(Electrostatic discharge,静电放电)特性的影响,结果发现栅长越大,维持电压VH越大,ESD二次击穿电流It2越大;其原因可能与薄硅层中的热分布有关。