基于FPGA的遗传算法硬件实现研究

遗传算法是基于自然选择法则的一种并行算法，而现场可编程门阵列（FPGA）其并行的工作方式以及其高速、高集成度的特点非常适合于硬件实现遗传算法。本文提出了一种基于FPGA的遗传算法的硬件结构，通过仿真结果和软件运行结果进行比较．硬件遗传算法有效地减少了运算时间，为其能在一些实时性较高场台得到应用提出了可能。     

基于FPGA的DDS函数发生器的设计与实现

论述了利用FPGA的系统级设计工具DSP Builder开发DDS函数发生器的总体设计思路,讨论了改变输出信号频率、幅度、相位的设计方法。系统基于Altera公司的Cyclone系列FPGA,配合Silicon Labs公司高性能C8051F340单片机实现,给出了系统的软件仿真结果并完成了整个系统的硬件验证。结果证明了设计的正确性,同时表明采用DSPBuilder使DDS任意函数发生器的FPGA硬件实现更加简单,速度更快。     

基于FPGA的RS（31，23）编码器设计

Reed-Solomon(RS)码是一种重要的纠错码,它对随机性和突发性错误有极强的纠错能力,广泛应用于数字视频广播(DVB)系统和其它数字通信领域.给出了一种GF(2<'5>)域上的RS(31,23)编码器的实现算法,介绍了用现场可编程门阵列(FPGA)实现RS编码器的原理和过程,并给出了实现电路及其仿真的输出波形.     

基于FPGA的步进电机控制设计

在研究步进电机驱动原理的基础上,介绍基于FPGA的步进电机控制器的设计,提出了一种采用FPGA芯片实现步进电机恒转矩驱动的方法,实现步进电机控制,并利用QuartusⅡ进行仿真并给出仿真结果。利用FPGA芯片中的嵌入式阵列块（EAB）构成LPM_ROM来存储步进电机各相细分电流的数据,并把斩波控制电路集成到FPGA内部,从而提高了系统的集成度和稳定性。采用VHDL语言控制可以根据步进电机的不同,改变模块程序的参数就可以实现不同型号步进电机的控制,有利于步进电机的广泛应用。     

LDPC与Turbo码在图像传输中的性能比较

本文简要介绍了LDPC码和Turbo码的发展、定义、构造方法以及译码思想,并且在此基础上,对LDPC码与Turbo码在性能方面作了分析和比较,仿真结果表明LDPC码的整体性能要优于Turbo码。最后,对LDPC码和Turbo码在图像传输中的应用效果进行了比较。     

基于FPGA的数据速率及格式变换的设计与实现

为了解决数字通信中连续数据到定长帧的转换问题,设计了一个具有数据速率和结构变换功能的现场可编程门阵列(FPGA)接口变换模块,该模块包含3个核心部分:缓存单元、速率变换和帧控制逻辑,缓存单元选用了方便实用的异步FIFO来实现,速率变换部分采用了5/6小数分频方式大大节省了FPGA内部资源,帧控制逻辑单元严格定义了读FIFO的使能格式和时序,最后进行了软件的功能和时序仿真。实际应用结果表明,该模块能够准确地对数据速率和格式进行变换,实现了预期的功能。     

基于FPGA的多路模拟数据采集接口设计

介绍一种基于FPGA的多路模拟数据采集接口的设计方案。该方案使用Max1281作为模数转换芯片，在APA150 FPGA中设计和实现了相关的接口控制、配置和数据存储模块；给出了系统设计框图、FPGA开发要点和仿真波形。     

Geffe流密码分析与实现

以非线性组合函数和线性反馈移位寄存器为基础,利用可编程逻辑门阵列进行Geffe流密码设计,并在实验中实现。该密码既能满足密码学领域对密钥序列的高质量要求,又能满足保密通信领域高速度要求。     

基于国产FPGA的数显表设计

根据数字显示仪表国产现场可编程逻辑门阵列(FPGA)的工程应用需求,本文选用紫光同创公司研发和生产的Logos系列FPGA芯片PGL22完成了数显表的设计。本文主要介绍了数显表的技术参数、硬件设计原理、FPGA的软件框架以及程序设计流程图等内容。     

基于FPGA的LDPC编码器设计与实现（英文）

设计了一种用于近地空间通信的CCSDS标准下编码速率为7/8的(8 176, 7 154)低密度奇偶校验(Low density parity check, LDPC)编码器。基于LDPC编码理论,完成了基于现场可编辑逻辑门阵列(Field-programmable gate array, FPGA)的编码算法设计。利用LDPC生成矩阵的特点,引入循环移位寄存器作为编码电路核心,采用移位寄存器加累加器(Shift-register-adder-accumulator, SRAA)结构实现了矩阵乘法的快速运算,从而构建了以部分并行编码电路为核心的编码模块。此外,还设计了串口输入输出模块、随机存储模块和控制模块,共同组成了编码器系统。最后,利用FPGA完成硬件设计,并进行了仿真和实验验证。结果表明,所设计的LDPC编码器测试结果与理论结果具有一致性。因而该编码系统具有实用性,且设计方法简单、高效。     

基于FPGA的IRIG-B（AC）编码器设计

IRIG-B(AC)码常用于靶场试验中传递时间信息和同步各系统时间。根据 IRIG-B(AC)码的格式及调制原理,介绍了基于 FPGA的 IRIG-B(AC)编码电路的设计。利用 AD7245实现 D/A 转换转换产生 B (AC)码信号,信号经放大后可直接用于系统时间同步,而且信号幅度可根据不同的使用需求进行调节。经测试验证,本系统输出的时间信息准确无误,有较高的实用性。     

基于FPGA的9/7小波变换算法实现

提出了一种基于现场可编程门阵列(FPGA)的高速9/7二维离散小波变换(2-D DWT)设计。在实现一维离散小波变换(1-D DWT)时采用多级流水线技术,并使用了改进的提升算法。同时,使用正则符号编码(CSD编码)和优化的移位加法操作实现乘法器,使其便于通过硬件实现,且加快了处理速度。在进行二维离散小波变换时采用改进的基于行的结构,只需完成3行行变换即可开始列变换,减少了系统资源的占用。设计通过MATLAB与ModelSim联合仿真,可以稳定运行在60MHz时钟频率下,完全能够满足高速图像实时处理的要求。     

基于FPGA脉冲计数的瞬时角加速度测量系统

设计了一种基于现场可编程门阵列(FPGA)脉冲计数原理的瞬时角加速度测量系统。该系统可以跟踪测量转轴的瞬时角加速度,且能够补偿因编码器原理、工艺和安装偏差产生的周期性非线性系统误差,从而显著提高测量精度。该系统利用FPGA高速并行的特点,采用乒乓流水线采集机制,对磁旋转编码器的输出脉冲进行精确实时测量,在校正过程中通过计算测量波形相对于理论波形的偏差特征值来拟合出补偿系数,实现在测量过程中对瞬时角加速度测量误差的补偿。实验表明：该系统具有高精度和高分辨率,可以有效补偿由旋转编码器波形偏差而导致的瞬时测量误差,提高测试精度。     

基于FPGA的模糊PID控制纱线张力的应用研究

为解决纺织业中纱线张力难以实时控制的问题,基于模糊PID控制器的自身优势,将参数自整定模糊PID控制技术应用于纱线张力控制中.通过Matlab构建了参数自整定模糊PID与传统PID相对比的仿真模型,运用QuartusII开发环境,利用原理图设计与VHDL设计相结合的方式,在现场可编程门阵列(FPGA)中完成了参数自整定模糊PID控制器,并对输入数据进行了测试.实验结果表明,参数自整定模糊PID控制器可更快的达到稳定状态,超调量小,顶层电路系统设计稳定可靠,可用于纱线张力控制.     

Signal processing circuit of laser gyro based on FPGA and DSP

This is a paper about laser gyro sign a l processing circuit which is designed based on field-programmable gate array(FPGA) and digital signal processor(DSP).Through a pre-amplifier circuit,FPGA and DSP,a weak current signal is converted and transferred,then sent to the computer to display the final results.Through the laser gyro performance te sting,the obtained results coincide with those of the existing methods.Thus th e d esigned circuit realizes the function of laser gyro signal processing.     

Design of LED display based on FPGA

If single chip micro computer controls light-emitting diode(LED),it needs abundant peripheral resources,but in this way,it is not convenient to be expanded,modified and maintained.In order to overcome these shortcomings,field programmable gate array(FPGA)is used to control LED.The hardware design uses low power consumption and high performance device EP1C6Q240C8.Quartus II is the software development environment.There are three modules built under the software development environment:divided clock module,word stock module and LED dot matrix display module,and these independent modules are connected to be a whole system.Finally,32×64 dot matrix display is realized successfully.It is convenient for the customer to adjust the three independent modules according to actual demands and it is easier to realize online updation.     

基于FPGA的固定频率车辆检测器

频率固定车辆检测技术可以显著降低因相邻车遭干扰而导致的检测错误。利用精密模拟调理器、DDS，FPGA等技术实现了频率、灵敏度可调的高灵敏度．高可靠性车辆检测系统。实际测试表明，系统可以在10ms内对线圈电感量0．02％的变化作出响应，从而为检测线圈感抗变化提供了一个有效的手段。     

基于FPGA的IIC总线IP核设计(英文)

采用FSM在FPGA上设计了IIC总线控制器。系统上电后它可自动从AT 24C02C芯片中读取数据;从上位机接收到新的数据后,它也可自动将其存储到AT 24C02C中。该IIC总线控制器应用于冲击波超压测试系统中,可自动读取和保存重要工作参数。在实验室环境下,IP核仿真准确。通过分析爆炸场试验中获得的有效数据,可以看出该IP核具有很高的可靠性。