VxWorks下1394b总线系统驱动软件设计

结合IEEE 1394b协议规范,设计了某通信系统单节点1394b模块的驱动接口程序,并对各接口的设计做了详细的分析,实现了在VxWorks操作系统下对PCI接口的访问以及1394b总线网络的通信测试及性能测试,在以单节点1394b模块组成的通信系统中的运行结果表明该驱动程序运行稳定、可靠。     

航电1394总线节点设计实现

机载总线节点接口模块作为系统总线网络的接入节点,其功能性能的完备性、可靠性对于总线网络系统的构建有着至关重要的作用。1394总线作为新一代飞机航空电子系统的网络传输总线,其节点模块设计的重要性不言而喻,以1394总线协议为依据,结合总线系统的需求背景,设计了一种航电1394总线节点接口模块。该模块基于标准化、通用化的设计思想,提取用户共性需求,结合1394总线协议层次结构,确定最终的产品架构。总线节点功能设计中采用CC/RN/BM一体化设计,提供PCI/PCIE主机接口,支持S100B/S200B/S400B可配置总线通信速率,设计灵活,为用户提供标准软硬件接口,有效降低了设计、维护成本。     

基于VxWorks的RapidIO-IP设计与实现

在研究RapidIO互连标准和TCP/IP协议的基础上,设计RapidIO-IP架构,分析VxWorks操作系统中END的工作原理和SBC8641D平台上RapidIO总线的工作机制,对基于RapidIO的END驱动需要实现的几个关键技术进行攻克,成功实现了RapidIO-IP,为RapidIO协议在嵌入式系统中的应用奠定了基础。     

VxWorks下RapidIO互连系统的实现

介绍RapidIO协议和以MPC8641D处理器及Tsi578交换芯片组成的RapidIO互连系统硬件平台,在此平台上进行基于VxWorks操作系统的RapidIO驱动开发,实现RapidIO的主要功能,如读写、消息传递、门铃事务等,并对RapidIO通信机制进行带宽和时延的测试,验证RapidIO通信的基本功能和性能。     

一种基于总线的智能型执行器系统设计

在自动控制系统中,执行器同控制器或控制系统相连,共同实现对工业过程的控制.现场总线是过程控制技术、仪表工业技术和计算机网络技术三大技术领域相结合的产物.WorldFIP现场总线既是实时的,可预测的,又是面向未来的、能够和Internet连接的现场总线.本文对开发基于WorldFIP现场总线技术的智能电动执行器的软硬件进行了探讨,包括:MCU控制板卡,通信板卡和驱动板卡,以及相关软件程序的设计与开发.     

基于VxWorks平台的CAN总线数据采集系统的实现

本文介绍了基于VxWorks平台的CAN总线数据采集系统的硬件架构和软件设计,给出了CAN控制器SJA1000在Vxworks平台下的驱动以及通信方法、故障检测等具体应用。     

无人车载以太网技术研究

随着人工智能的高速发展,其相关技术已经运用到生产生活的很多领域,在无人平台上,人工智能已经不可或缺。无人车网络系统由于智能感知的并入,使得传统的总线通信技术难以满足发展要求。车载以太网的出现能为大量数据高集成的通信系统提供一种有效解决方案。无人车载网络系统采用时间触发以太网的架构来进行设计。首先考虑整个时间触发网络系统的通信节点,针对通信链路设计相应的通信板卡。在板卡方面,主要设计了TTE交换机、端节点子系统控制器,为了增加整个系统的可靠性,采用了三余度通信结构。根据控制器和交换机相应的功能进行软件开发,并通过系统测试验证,满足各个系统通信任务需求,验证了此无人车网络系统可行性和准确性。     

一种基于RapidIO的虚通道管理方法

分析嵌入式系统通信需求及RapidIO总线通信特点,融合机架内RapidIO网络管理技术,提出了一种适用于大规模嵌入式异构平台的RapidIO虚通道管理方法,利用Zynq芯片作为管理节点,建立RapidIO虚通道。为资源池系统提供了机架内节点高速通信的能力,且为嵌入式系统的通信扩展提供了强力支撑。     

基于PCI9054的多总线通信板卡的研制

为掌握PCI板卡设计及其通信原理、开发基于PCI接口的多总线通信卡,针对目前PCI总线通信接口模块的研制现状,在对PCI9054及其PCI卡开发流程进行系统诠释的基础上,以PCI9054为PCI总线协议芯片,以CycloneⅢ系列FPGA(EP3 C5 E144C8)为本地总线控制器,采用“FPGA+ PCI9054”架构,设计一种基于PCI接口的具有1路RS232、3路RS422收发的多总线通信卡,给出该模块的硬件设计与软件开发(包括基于VC++的板卡测试软件与基于Verilog的板卡功能代码),并对其通信功能进行试验验证,仿真与实验结果表明其有效性.     

1394总线关键协议分析与研究

在新一代飞机安全关键/任务关键系统中,对总线的实时性、确定性、可靠性提出更高的要求。1394总线协议通过规范强制根节点、静态分配通道号、纵向奇偶校验、STOF同步、异步流包通信及发送/接收端电气特性指标等约束,保证了总线传输的高实时、高确定及高可靠性。针对1394总线在安全关键/任务关键系统中的应用需求,分别从总线拓扑结构、总线包格式和总线可靠性三方面对1394总线关键协议进行详细分析与研究,为1394总线设计、实现及系统应用奠定了理论基础。     

一种基于RapidIO接口的嵌入式系统

针对嵌入式系统的高速通信需求,提出一种基于RapidIO接口的嵌入式系统,该方案以Xilinx的FPGA以及PowerPC嵌入式CPU为平台,建立RapidIO IP核与嵌入式系统的硬件和软件接口,对其功能进行验证.给出硬件结构图及关键部分的设计思路.采用逻辑仿真与物理仿真证明了方案的有效性.     

一种RapidIO IP核的设计与验证

RapidIO总线是第三代总线的代表,是处理器之间实现互联的最佳选择。但国内对于此技术的研究尚处于起步阶段,使用者也多以购买国外成熟IP为主。文中基于RapidIO V1.3协议,介绍了一种RapidIO总线的设计和实现方法,之后对其进行了全面的虚拟平台测试和FPGA平台测试。测试结果表明,该RapidIO总线符合RapidIO V1.3协议,且设计实现方式简单,复用性好,可以作为RapidIO接口方便地应用于FPGA和芯片设计中。     

基于SoPC的前端RapidIO接口设计

针对现代高性能嵌入式系统高速RapidIO信号接入的应用需求,提出一种基于可编程片上系统(SoPC)的前端RapidIO接口设计方案,以VirtexII Pro现场可编程门阵列芯片为核心,利用RapidIO IP核等库资源及硬件编程实现RapidIO接口、低压差分信号图像接口、RS422控制接口间的信息转发逻辑。该方案能够提高信息采集和输出的时效性。     

CPS1432交换芯片的串行RapidIO互连技术

RapidIO技术是世界上第一个、也是目前唯一的嵌入式系统互连国际标准(ISO/IEC18372),串行RapidIO是针对高性能嵌入式系统芯片间和板间互连而设计的。本文介绍了CPS1432交换芯片与P2020组成的星型拓扑网络结构,包括硬件设计方案和软件设计要点,对高性能嵌入式互连设计具有很好的借鉴意义。     

基于FPGA的RapidIO-FC转接桥设计

针对现代高性能嵌入式系统异构网络之间高速实时通信的应用需求,提出一种基于FPGA的RapidIO-FC转接桥硬件设计方案。该方案以Xilinx的Virtex5开发板为平台,基于RapidIO IP核和Fibre Channel IP核,设计转接控制逻辑以及转接桥硬件接口,对其功能进行验证。给出硬件结构图以及关键部分设计思想,并采用逻辑仿真和物理测试证明该设计的正确性与有效性。     

基于Vxworks的PCI-RapidIO桥驱动设计

为了使CPU能通过PCI接口连接到RapidIO系统中,利用PCI-RapidIO桥的硬件设备,在Vxworks操作系统平台上开发该设备的驱动程序。测试结果证明,该驱动程序能在PCI端对RapidIO总线进行操作,实现RapidIO的基本I/O、消息传递、系统启动和多播 功能。     

RapidIO 在多处理器系统互连中的应用

分析了传统的共享总线技术遇到的困难，介绍了新型总线技术RapidIO。结合实例，分析研究了RapidIO在多处理器系统互连中的应用。     

一种VESA转RapidIO接口的设计与实现

在现代通信技术中,为了提高VESA视频数据的传输和处理速率,VESA视频数据通常要通过高速串行总线Ra-pidIO传输到主机或DSP中。因此,传输时必须在VESA接口和RapidIO接口之间添加时序转换电路。为了解决传统方法中通过时序转换电路直接进行时序转换所带来的设计复杂、可移植性差等问题,文中基于应用需求,提出一种用DPRAM将VESA接口与RapidIO的DMA接口隔离的架构,设计并实现了一种VESA到RapidIO接口的转接桥,以满足二者之间的通信需求。功能仿真和工程实践表明,该转接桥工作稳定,性能良好,较好地满足了应用需求。     

多核DSP系统高速传输核心的IP设计

针对现代高性能嵌入式系统对高速数据传输的应用需求,RapidIO高速串行总线作为新一代嵌入式系统互联总线,具有高速度、低延时、高可靠性等特性,能够很好地适应嵌入式多核DSP系统高速数据传输的要求。本文介绍了互联总线的发展过程,分析了高速串行RapidIO协议特点,针对多核DSP领域嵌入式系统的要求,给出了基于串行Ra-pidIO总线互联的核心IP设计。