胚胎型仿生硬件结构容错机制与设计方法研究

介绍了一种新的仿生容错系统——胚胎型仿生硬件;它将FPGA设计成由电子细胞构成的二维胚胎阵列,使用电子细胞阵列模拟生物体多细胞结构,使硬件电路具有与生物细胞组织类似的自诊断和自修复特性;详细阐述了胚胎型仿生硬件的硬件结构、错误检测与自修复机制等关键技术,并以四位可控移位寄存器的设计为例说明了其系统设计方法;展望了仿生硬件的应用前景,指出了目前存在问题和进一步研究的重点.     

嵌入式系统门级在线自修复技术研究

为保证复杂电磁环境下嵌入式系统的安全运行,提出一种通用嵌入式系统在线故障自修复模型。基于ARM处理器和商业FPGA芯片实现原型试验系统,借鉴生物系统在遭受一定损伤时能自行康复的特点,结合仿生硬件领域中的内进化试验方法,在原型系统上设计重配置执行单元的门级冗余拓扑结构和自律控制单元的演化修复算法。利用马尔可夫模型评价系统的可靠性与稳态可用度。结果表明,在随机电磁损伤事件频繁发生并导致电路功能故障时,该系统能保持较高的可用度和安全性。     

基于演化硬件的容错电路设计与实现

在讨论了电磁仿生和演化硬件内进化运行机制的基础上,引进虚拟可重构电路技术,完成了演化平台的设计和容错电路的实现;在传统CGP模型上改进加入(1+λ)演化策略,采用内进化方式,在注入部分虚拟固定故障的条件下,实现了2位乘法器容错电路的演化生成,多次实验得出的平均演化代数约在11000代左右;从而为研究电路的在线演化和自修复工作提供有效的技术支持,为提高电子系统在复杂电磁环境下的抗扰和防护能力提供了新的途径。     

演化硬件的容错模式研究

提出一种基于演化硬件的补偿容错模式,将被检对象和重构对象分离,以避免自重构容错模式可能对系统造成破坏的危险.该容错模式在不影响原电路工作的前提下,利用演化硬件的自适应特性,重构出相应的电路对出错电路进行输出补偿,从而达到容错的目的.实验表明,补偿容错模式能以少量的冗余代价换取更优的容错性能,并且修复时间比自重构容错模式短,有利于实时容错.     

基于硬件演化的电子电路故障自修复研究综述

阐述了硬件演化的基本原理, 对基于硬件演化的故障自修复国内外现状作了详细的介绍, 对故障自修复中重要的步骤作了说明, 并指出了目前存在的问题和改进的方向。基于硬件演化的故障自修复必将具有广阔的前景和重大的工程应用价值。     

可重构系统的演化修复机制

利用演化算法实现系统自修复是一种新的容错设计思路,但是演化是一个非常耗时的过程.已有的演化容错系统多属于静态演化,演化过程仅发生在系统设计阶段,系统在运行过程中不具有演化修复的能力.这类演化容错系统虽然可以避免演化耗时,但是只能修复已知错误,无法修复未知错误.针对上述问题,文中提出一种基于动态演化的修复机制,容错系统采用可重构系统和被检测系统的耦合设计方案.当被检测系统出现故障时,可重构系统通过系统演化实现在线自修复.为了减少演化耗时,系统根据错误类型采取不同措施:如果出现已知错误,系统直接在预置配置库中搜索修复配置;如果出现未知错误,则通过动态演化在线生成修复配置,并更新预置配置库.最后,将该容错设计方案用于典型电路的故障模式.实验结果表明,文中提出的演化修复机制提高了系统运行的实时可靠性,预置配置库设计减少了演化耗时.     

系统异构冗余容错设计研究

提出了一种新的三模异构冗余自修复系统的设计方法,设计出了异构评价函数。利用演化硬件具有自适应与自修复的功能,实现了具有N模冗余特性的三模冗余电路。首先,利用遗传算法进化出3个原始功能电路;然后,每进化出一个具有相同功能的电路进行一次非相似度评价,选择出非相似度最大的3个电路保留,并进行应用。当3个异构电路中有一个出错后,对故障电路屏蔽,可进化修复该出错电路,并重新投入运行。从而大大地提高了容错性能,且具有体积小、成本低、功耗小、不影响系统正常运行等优点。利用现场可编程逻辑门阵列(FPGA)对二位比较器进行容错设计验证,分析比较了非相似度评价在异构设计中的作用与影响,实验结果证明了新方法的可行性和电路的高度可靠性。     

基于FPGA的故障修复演化技术研究

演化硬件的自修复特性能够有效解决电路系统的可修复性故障,但演化硬件存在电路演化速度慢、演化成功率不高的缺陷,如何在修复约束期限内完成电路演化成为关键难点。提出一种基于演化硬件的实时系统容错架构,通过建立故障树实时监测电路故障,利用故障补偿机制维持系统正常运行,并采用演化硬件技术修复电路故障,实现故障的在线实时修复。采用FPGA构建容错系统测试环境,通过随机故障注入对比验证不同演化算法的自修复能力,实验结果表明,在实时性约束下故障电路的修复率达到95%,有效提升了系统的稳定性和可靠性。     

软件双冗余容错系统的容错能力和性能分析

双冗余是比较常用的冗余容错设计方法.软件双冗余容错系统通过冗余执行完成相同功能的两个软件副本,并检查它们的结果,根据两者结果是否一致来判断是否出现了错误.建立了软件双冗余容错系统的运行时模型,并引入了软件双冗余容错系统的容错能力的概念.根据该模型分析了单个软件副本的容错能力对软件双冗余容错系统的容错能力和性能的影响.分析结果显示,提高单个软件副本的容错能力不仅能够提高软件双冗余容错系统的容错能力,还能够提高系统的性能.但在极端情况下,双冗余容错系统的容错能力也可能会小于单个软件副本的容错能力.     

基于进化硬件的自修复TMR系统设计及其可靠性分析

将进化硬件与传统TMR容错设计思想相结合,提出了一种具有在线自修复功能的自修复TMR系统设计方法。该系统具有多重容错和修复机制:总体采用TMR,可自动检测到故障模块;系统中每个模块均采用组件备份法,可通过组件切换法快速修复模块故障;而模块中每个组件也可通过进化进行修复。因而具有更强的容错能力和更高的可靠性。以具有片内三模冗余的2 bit乘法器为例进行了验证。最后,给出了该系统的可靠性模型,推出了可靠性计算公式,从理论上对该系统的可靠性进行了分析。结果表明:该系统能有效修复stuck-at故障,具有更长的使用寿命和更高的可靠性。     

基于TMR-EHW的高可靠性电机控制系统

为提高恶劣环境中控制系统的可靠性,将三模块冗余（TMR）容错与演化硬件（EHW）自修复相结合,实现基于TMR—EHW结构的现场可编程门阵列电机控制系统。该系统利用TMR快速发现和定位故障,屏蔽出错模块并保持容错运行,利用EHW进行自修复,使出错模块恢复正常工作,系统可靠性得到提高。     

基于虚拟可重构电路的演化硬件

针对演化硬件中高效的染色体编码问题,该文采用虚拟可重构电路(VRC)实现内进化方式的演化硬件。VRC是由可重配置功能块(CFB)组成的阵列,CFB之间通过多路选择开关电路建立信号传输通道。染色体可以对CFB的功能选择和多路选择开关状态直接进行编码,以此减少自身的长度。实例证明了该方法的有效性。     

基因算法加速器与芯片级进化研究

为改进芯片级进化速度,提出在可进化系统芯片FDP2009-2-SOPC中嵌入基因算法加速器的思想。采用硬件随机数方法优化芯片级进化中的基因算法,通过改变嵌入式CPU中的基因操作,优化芯片级进化流程。在包含基因算法加速器的可进化系统芯片FDP2009-2- SOPC上进行流片测试,结果表明,该基因算法加速器的性能及芯片级进化速度有较大提升。     

基于演化母板的通用演化硬件平台研究

作为一种新型的理论研究和实践技术,演化硬件(EHW)在机器学习、人工神经网络、自适应控制、信号处理与识别、容错系统和机器人等方面已经受到了广泛的重视。本文针对FPGA等商用可编程逻辑器件在演化硬件研究中出现的种种问题,提出一个基于演化母板的新型演化平台,并介绍了它的系统结构及工作原理。     

基于进化算法的硬件演化基础研究

演化硬件研究将进化思想应用于电子系统内部结构的设计和调整,以实现硬件电路的自组织、自适应和自修复,从而提高系统的可靠性.介绍演化硬件的概念、基本原理和实现方法,指出目前研究存在的主要问题,给出进一步研究的设想与建议.     

基于EHW和RBT的不同类型故障快速修复策略

由于常规的基于EHW的故障自修复策略存在故障修复类型单一、面对大规模电路修复速度慢、不能实时快速自适应的修复故障等问题,在前期工作中提出了基于EHW和RBT的故障自修复策略。基于此,本文对不同故障类型下的故障快速修复策略进行了研究。由于不可能预知实时检测到的故障类型,在本文的自适应修复策略中,统一将检测到的故障作为固定型故障进行修复。演化算法根据故障信息演化矫正电路,MUX根据实时检测到的故障信息进行开断,从而保证UUT的正常运行。通过实例仿真证明,本文提出的快速修复策略的可行性和有效性得到了验证。     

进化硬件异构系统技术研究

针对传统同构系统对于共模干扰的影响容易引发并发故障问题,设计一种容错能力更强的异构冗余系统.从图论中得到启发,结合多目标遗传算法,给出异构系统设计的原理与流程,构造了异构度更高的冗余系统,从而增强了系统的容错性能.以D触发器作为设计实例,结果证明了基于多目标进化设计的异构电路所组成的异构系统具有更好的容错能力.     

一种可重构硬件元构件的构造及编码方案

为降低复杂硬件系统自适应重构中基因组的复杂度,提高大规模电路的进化效率,提出一种可重构硬件元构件的构造及编码方案。设计可屏蔽底层硬件体差异的元构件构造方法,并利用基因表达式树对元构件进行编码,给出元构件间最短连接问题的理论求解算法,为网络交换设备硬件构件的实时重构提供新的理论参考。     

基于信息论的时序电路演化设计

时序电路由于存在反馈连接,因此是数字型演化硬件研究中的难点问题。为此,对时序电路的演化设计方法进行改进,提出一种针对时序电路演化的虚拟可重构平台,阐述在此平台上演化时序电路的方法。基于信息论改进电路的适应度评估方法,以目标函数和电路实测输出之间的信息熵设计适应度评估函数。实验结果表明,该方法具有较好的稳定性和全局寻优能力。