CPU之路在哪里？

说到高登·摩尔(Gordon Moore)先生,估计一般的人都会摇头表示不知其人,但要是我提到由高登·摩尔提出的摩尔定律后,相信大多数从事高科技产业的朋友都应该对此有所认识,这位摩尔定律的提出者是全球最大微处理器厂商Intel的缔造人之一。他在仔细关注以集成电路为代表的高科技业发展形势的同时,于1964年即创建Intel的第四年间以更高的角度提出了这个摩尔定律,他当时提出即每经过大约十八个月的周期,集成电路的晶体集成度就会倍增一次。后来这条定理被整个科技产业界引入,其概念被引伸为每经过大约十八个月的时间,科技产业界就会有一次倍增的形势。 自从十四年前的摩尔定律被提出后,经过这么多年的发展,可以毫不夸张地说摩尔定律这条特殊的规律,已经成为当今科技信息产业界的金科玉律。在这十四年中,虽然总是有人在怀疑摩尔定律的准确性,虽然总是有人在公开推测摩尔定律的可延续性,但直到目前为止,摩尔定律仍是无可指责的发展参照定律,但人类的发展是无限的,一条规律岂能自始至终涵盖一切呢?那么随着科技不断进步,摩尔定律还剩下些什么呢?     

CPU：通往明日之路

几个主要的芯片制造商每年都在致力于推动着处理器朝着更高时钟频率，更小核心面积和更高缓存容量的方向发展，2003年的发展开掘并没有让我们失望。与往年相同，AMD和Intel继续在高端处理器市场上展开激烈的竞争——分别是基于Northwood核心的IntelPentium 4 和AMD Mthlon 64处理器，在另一个领域，苹果公司联合IBM为自己生产的PowerPC处理器以一种新的架构出现，规模相对较小但在欧洲和亚洲享有较高知名度的台湾VIA公司，去年一年也在致力于提高C3处理器的时钟频率并试图在美国占领更大的市场。     

未来之路——CPU的发展方向(下)

从分支标题上你就可以知道这方面CPU的发展方向了。当然电压、功耗是和生产工艺及集成度密切相关的。我们现在很难想象第一台计算机问世时的情形:体积庞大,数以万计的管件堆置在一起;有     

通用嵌入式32位RISC CPU设计概述

近年来,嵌入式微处理器在SoC设计中得到了广泛应用。嵌入式微处理器设计成为一个颇受欢迎的话题,其设计过程主要包括规格定义、指令集、体系架构、总线接口、顶层模块划分、子模块设计和验证、系统整合与调试、系统级验证、FPGA原型验证和软件开发环境等几方面。     

从八个方面谈未来的CPU：未来之路——CPU的发展方向（上）

如今ＣＰＵ就像一匹脱缰的野马正以异乎寻常的速度向前发展，如果说显卡、声卡的更新是技术上的创新，那么ＣＰＵ的升级换代就是技术上革命！那么，ＣＰＵ这匹脱缰的野马到底要跑向何方、到底能跑多快？本文将给你一个满意的答案！     

嵌入式32位RISC CPU兼容性设计概述

对于很多IC设计者而言,兼容型嵌入式微处理器的设计一直以来都是一个很令人感兴趣的话题,因为可以从设计过程中学到很多宝贵的经验。兼容性设计主要有硬件兼容和软件兼容两个方面。硬件兼容包括指令集、体系架构、总线接口等。软件兼容是指使用原厂开发工具可以通过JTAG或是串口实现软件的在线调试。     

草船借箭 反守为攻——清华紫光扫描仪国产化之路

说起国产扫描仪,业界人士无不将其与清华紫光集团的发展历史紧密联系起来。早在十年前,前身为清华大学科技开发公司的紫光集团即率先将扫描仪引入国内,并且立足于这一新型领域,由代理国外品牌起步,逐渐完成了扫描仪国产化的进程,创造了一个响当当的自有品牌——清华紫光Uniscan。1997年,紫光扫描仪中心销售的扫描仪产品结构发生了根本变化,国产品牌的比例上升到80％以上,紫光集团在国内同行业的市场份额达到30％,已稳居市场销量的第二位,可以与众多国际品牌平分秋色,成了IT行业令人瞩目的一块名牌。紫光这一国有品牌的崛起,向人们展示了一条发展民族高科技产业的路子。     

韩国政府公布重振半导体产业规划 拟实现移动CPU国产化

<正>据韩联社报道,韩国产业通商资源部23日在京畿道城南市举行的韩国半导体会馆开馆仪式上发布了"重振半导体产业的战略规划"。根据规划,韩国将进一步加强移动CPU国产化工作,以提振韩国半导体产业的发展。数据显示,半导体在韩国出口总额中所占的比重呈现逐年减少的态势,从2000年的15%减少至2010年的11%和2012年的9%。并且,自上世纪90年代以来,半导体设备的国产化率一直在20%左右徘徊。移动CPU是智能手机应用程序处理器(AP)的核心部件,目前韩国向海     

DMR: 兼容RISC-V架构的乱序超标量通用处理器核

DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核,支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式,兼容RV64G指令集规范,并进行了自定义向量扩展,虚存系统支持Sv39和Sv48,物理地址为44b.DMR的单周期整数流水线为12级,指令乱序发射、顺序提交,指令发射宽度为4,实现了多个分布式调度队列,每拍最多可乱序调度9条指令执行.DMR采用覆盖率驱动的多层次、多平台的功能验证方法,已经在FPGA原型系统下成功启动Linux OS,CoreMark分数为5.12MHz,在14nm工艺下主频可达到2GHz.     

如何取得Strong ARM处理器CPU的详细信息

介绍Strong ARM处理器的寄存器及取得CPU类型、频率的过程;介绍在WINDOWS CE应用程序中,如何直接嵌入二进制机器指令,取得底层的寄存器中的容;介绍利用Strong ARM指令参考手册中对指令的说明把取得寄存器中数据的过程翻译成机器码;另外对从寄存器中读取CPU的类型信息、从地址端口取得CPU频率的值的过程进行了说明。     

CPU仿真程序的编程方法与优化

在介绍ＣＰＵ仿真及ＣＰＵ仿真方法的基础上,较详细讨论了解释型ＣＰＵ仿真程序的编写方法,给出了解决ＣＰＵ仿真同步问题的具体方案九优化仿真程序的策略。     

嵌入式CPU软核综述

随着FPOA和SoPC（Systern on Progratomable Chip）技术的迅速发展,基于FPGA的嵌入式系统得到了广泛的研究和应用。该文针对目前比较有影响和特点的4款嵌入式CPU软核Nios／Nios2、MicroBlaze、Leon2／Leon3和OpenRISC1200进行了性能分析和对比,最后分析了各个CPU软核的特点。     

Javacard CPU的设计与实现

支持Javacard技术标准是智能卡的发展方向，目前的Javacard系统大多是采用软件虚拟机的方式来解释执行或者通过just-in-time方式执行Java指令，系统软件平台本身占用了大量的资源，且执行效率不高。解决这些问题的方法就是实现硬件Javacard指令处理器。该文给出了一种基于微码的Javacard指令处理器的FPGA设计和实现，以Javacard CPU为核心搭建Javacard CPU测试平台，并将其集成在一块FPGA上实现。     

CPU桥ASIC设计中CPU模拟器的设计

功能模拟是设计高性能微处理器接口ＡＳＩＣ芯片的重要环节,目的是消除ＡＳＩＣ的功能性设计错误。为了更好地对ＡＳＩＣ芯片进行模拟,需要灵活、方便、能够体现微处理器行为的ＣＰＵ模型,文章将介绍了对一个ＣＰＵ行为模拟器的开发。     

教学型CPU的设计与实现

CPU的结构是《组成原理》课程的难点,配合实验可以获得更好的教学效果.实验使用Verilog语言设计了一个采用状态机结构的小型CPU.其数据总线宽度为8位,具有通用寄存器等核心部件,指令集的设计参照80x86的汇编指令系统.     

CPU封装形式的发展

芯片的封装技术已经历了好几代的变迁,从DIP、QFP、PGA、BGA到CSP再到MCM,技术指标一代比一代先进,包括芯片面积与封装面积之比越来越接近于1,适用频率越来越高,耐温性能越来越好,引脚数增多,引脚间距减小,重量减小,可靠性提高,使用更加方便等等。     

基于FPGA的RISC-V CPU矩阵乘法定制指令实现

RISC-V作为新一代开源精简指令集,具有功耗低、面积小和性能高的优点,尤其是基于FPGA实现的RISC-V CPU可以为不同应用场景进行定制优化。本文主要研究了对在FPGA中实现的RISC-VCPU添加硬件实现的自定义指令的方法,并以信号处理中常见的矩阵乘法为例,增加专用的矩阵乘法指令对重复耗时的矩阵运算进行加速,提升其在特定应用领域的整体系统性能。     

NovAtel's novel approach to CPU usage measurement

This paper describes a set of CPU usage analysis tools, named CPU Probes, with the benefits of both hardware and software tools, and few of their disadvantages. CPU probes use a serial line unit or programmable interval timer as a clock to sample the CPU usage of a system, resulting in fast and accurate CPU usage estimates. CPU usage can be monitored for all processes simultaneously or as little as a single machine instruction. CPU probes are well suited for monitoring real-time system performance. These tools have been implemented on PDP-11/RSX and UNIX System V/386 systems.