一种应用于通信设备的5V14位高速数/模转换器

在研究高速数/模转换器静态和动态性能的基础上,设计了一种5V,14位高速分段式电流舵数/模转换器.设计的5 4 5温度计编码电路和新型对称开关序列,使数/模转换器的积分线性误差和微分线性误差最小.提出的新型开关电流驱动电路提高了数/模转换器的动态性能.基于TSMC0 35μm混合信号CMOS工艺,采用Hspice仿真工具,对14位数/模转换器进行了时域和频域仿真,在50Ω负载条件下满量程电流可达20mA;当采样速率为125MHz时,5V电源的满量程条件下功耗为270mW;输出频率为100MHz条件下的无杂波动态范围为72dBc.14位数/模转换器的积分线性误差为±1.5最低有效位,微分线性误差为±0 75最低有效位.     

高分辨主地震仪∑△A／D转换器的噪声整形

通过对∑△A／D转换器中的∑△A／D调制器的分析，提出了对∑△A／D转换器的噪声整形的基本理论，为设计具有高分辨率的地震数据集站提供了理论依据，结合∑△A／D转换器的具体电路结构，分析了基本环路滤波器和高阶滤波器滤波方式的噪声整形技术对A／D转换器分辨率的影响。结果表明，在∑△A／D转换器中，利用适当阶数的高阶∑△A／D转换器的噪声整形作用，可以使信号在A／D转换时的量化噪声转移到具有效信号频段之外，再使用数字滤波器除带外噪声后，可以有效地实现地震仪中24位高分辨率的模数转换。     

一种基于PC打印口设计的A/D转换器

描述了基于PC打印口设计的A／D转换器工作原理，着重介绍了实现A／D转换器的硬件电路以及软件编程．     

LTC1606工作原理及其在线阵CCD系统中的应用

分析了具有高采样速率、高分辨率的16位A／D转换器LTC1606的基本特性与工作原理，将其运用于线阵CCD高速数据采集系统．该系统根据线阵CCD的输出特点，使LTCl606工作于R／C控制转换模式下来对CCD输出的模拟电信号进行同步采样．在测径系统中的应用研究表明，该系统对于动态过程中的外径测量具有较高的精确度。     

基于DSPs应用系统的ADC设计

在介绍TLC5510高速A／D转换器的结构及工作原理的基础上，分析了高速DSPs(数字信号处理器)应用系统设计中的A／D转换接口问题，并特别就DSPs与ADC芯片的运行速度匹配问题及应用系统的软、硬件设计进行了论述。     

基于PCI总线的高速数据采集系统的研究

介绍了一种基于PCI总线的数据采集卡的设计思想和实现方案．本方案用两路低速A／D合成一路高速A／D，提高了工作的可靠性．应用CPLD技术实现PCI总线接口，并从状态机方面详细地介绍了PCI总线接口设计的时序控制．     

基于电流反馈的高速开关阀3电压激励控制策略

为了提升高速开关阀（HSV）的动态性能,降低温升与能耗,提出基于电流反馈的高速开关阀3电压控制策略.回路中的电流能够反映高速开关阀的工作状态,通过外部的数字信号及回路中的电流反馈信号,实现3电压之间的自动切换,确保线圈中的电流始终处于能够维持高速开关阀快速启闭的最优化状态.通过理论分析验证了基于电流反馈的3电压控制策略,能够有效地提升高速开关阀的动态特性并降低温升和能耗.运用Ansoft和AMESim搭建高速开关阀的联合仿真模型,仿真结果验证了理论分析的正确性,且与样本数据保持一致.结果表明,基于电流反馈的3电压控制策略将高速开关阀的开启时间减少了35.3%,关闭时间减少了25.0%,最大可控频率提高了146.7%,可控占空比范围扩大了54.0%,平均功率降低了70.4%.     

视频信号采集系统的设计

针对智能化监控和图像辨识系统的发展现状，提出了一种视频信号采集系统设计方案．它由高速A／D，D／A转换器及高速静态存储器组成，可通过CCD获取视频图像，并进行存储和回放．该视频信号采集系统可独立工作，还可与PC机接口，广泛应用于保安和图像辨识系统．实际运行证明，此系统具有很高的可靠性。     

系统设计中A/D、D/A转换器选择

论述了模数，数模转换接口电路设计的要求，影响A／D、D／A转换器及系统精度的因素，重点阐述了系统设计时选择A／D、D／A转换器必须考虑的问题。     

电压频率转换器AD652原理及在电子称重仪中的应用

着重介绍了电压／频率转换器AD652内部结构,外部特性以及作为不受时钟频率影响的高分辨率A／D转换器的用法和增益与失调的校准方法,并通过其在电子称重仪中应用的实例。证明选用AD652制作A／D转换器在恶劣环境下具有较高的稳定性和可靠性．具有广泛的应用前景．     

新颖实用的单片机双积分A/D转换电路和软件

通过对双积分A/D转换过程及其原理的分析,结合8031单片机定时计数器的特点,设计出一种新的A/D转换电路.详细介绍了这种转换电路的硬件原理及工作过程,给出了实用的硬件电路与软件设计框图.通过比较分析,可以看出这种A/D转换电路性能价格比较高,软件编程简单,并且转换速度和精度优于一般的A/D转换电路.这种设计思路为数模转换器(A/D)的升级提高指出一个明确的方向.     

AD6644在多通道模数转换系统中的应用

AD6644是美国ADI公司推出的高速14位模数转换器(ADC)。介绍了它的主要性能及特点,并用AD6644实现了三通道模数转换系统。通过实验取得了大量数据．对ADC使用过程中诸如开关电源、运算放大器及其它因素对模数转换性能的影响进行了定量分析,对工程实践具有一定的指导意义。     

有源箝位正激式单级功率因数校正变换器的仿真实现

将PFC变换器和有源箝位DC/DC变换器相结合,设计了一种新型有源箝位正激式单级功率因数校正变换器。介绍该电路的工作原理,定义了一个开关周期的4个工作阶段;借助Saber软件对该电路进行了仿真分析。仿真结果表明：该电路能够实现主开关管、辅开关管的零电压开关,额定条件下功率因数可达0.98以上,提高了变换器的功率密度与效率。     

全软开关BoostZVT-PWM变换器

典型的Boost ZVT-PWM电路的主开关管实现了软通断，但辅助管仍然是在大电流下关断，提出了一种新型Boost ZVT－PWM电路，并对工作原理做了详尽分析。实验结果证明新电路的主开关管和辅助开关管均实现了软开关，进一步改善了变换器的工作状况。     

恒流二极管分压的悬浮脉冲单臂桥驱动器研制

设计了一种恒流二极管分压的悬浮脉冲单臂桥驱动器。先介绍了悬浮脉冲驱动模块电路结构和工作原理,以及恒流模块中恒流二极管的特性、恒流二极管串联均压计算方法;再利用该原理设计了验证电路,并应用在半桥式拓扑结构的开关电源中。验证电路的测试结果表明:恒流二极管分压的悬浮脉冲单臂桥驱动器的性能完全满足设计要求,值得推广。     

CCM下新型前置功率因数校正电路分析与设计

为设计一种新型功率因数校正(PFC)控制集成电路,该文就Boost变换器CCM稳定工作状态,分析了前置PFC的工作原理,重点剖析了新型前置PFC的Boost变换器的占空比与输入电流的关系,以及对调制电压的要求。Matlab仿真验证了该前置PFC电路的占空比、调制电压与输入电流变化率、输入电流与输入电压的关系,进而,给出了该前置PFC电路控制芯片的核心部分——调制电压VM电路的设计原理及VM乘法器的IC实现电路。基于Hspice的整体系统仿真结果显示该电路能很好地实现功率因数校正功能。     

串联谐振推挽式3KV直流高压电源的设计

为了满足中子管离子源电源高效率小体积的要求,设计一种串联谐振推挽倍压变换器的技术方案。该变换器利用功率管寄生参数消除电路寄生振荡,利用倍压电容作为谐振元件实现开关管的ZVCS,降低损耗。研究中采用基波分析法建立电压增益数学模型,反映谐振品质因数对电压增益的影响,给出一种适用于推挽LC谐振倍压电路的参数设计方法,利用saber仿真并制作一台50W样机验证该变换器原理和理论分析的正确性。     

用于低功耗A/D转换器的运算跨导放大器设计

设计了一种适用于采用级间共用运放技术的10bit流水线A/D转换器(ADC)的低功耗全差分运算跨导放大器(OTA).该放大器由一个改进的折叠共源共栅结构和一个套筒共源共栅结构共同组成,利用时钟控制,使ADC的采样保持和余量增益电路正常工作并满足其性能要求.基于0.6μmCMOS工艺对电路进行了设计,并利用HSpice软件对电路进行了仿真.仿真结果表明,该放大器在采样保持和奇数级电路中开环增益为60dB,偶数级电路开环增益为50dB,总功耗仅为4.5mW,满足低功耗ADC所要求的性能指标.     

用于8位80 MS/s 模数转换器的增益数模单元电路

A high speed and medium accuracy multiplying digital-to-analog converter (MDAC) circuit optimization design is presented for meeting the requirements of the 8bit, 80MS/s pipelined analog-to-digital (A/D) converter. An optimized transmission gate is adopted to improve the linearity of the MDAC circuit. In view of the high gain two-stage operational amplifier, design method in wideband operational amplifier design optimization is proposed and the settling time and power consumption of operational amplifier can be effectively decreased In addition, an improved high speed dynamic comparator is used in this design Fabricated in a 1.8V 0.18μm CMOS process, this A/D converter with the proposed MDAC circuit achieves a signal to noise and distortion ratio (SNDR) of 54.6dB and an effective number of bits (ENOB) of 7.83bit with a 35MHz input signal at the 80MHz sample rate.