一种∑-Δ模数转换器

∑-Δ模数转换器是一种高度集成化的新型模数转换器,采用过采样技术,无需采样保持电路.它内置了多路复用器、可编程放大器、调制器、数字滤波器、校准系统和串行接口.其转换率最高为150kHz,分辨率可达24位.本文对该系列∑-Δ模数转换器的原理结构及其操作进行简单介绍.     

高阶模拟∑-Δ调制器设计研究

在简要介绍高阶1位量化∑-ΔA／D转换器基本原理的基础上，分析了∑-Δ调制器的噪声特性；介绍了传统线性模型下的噪声传递函数的设计方法。同时，结合实际高阶模拟∑-Δ调制器譬开关电容实现电路，重点对影响调制器性能的非理想因素进行了详细分析，并采用程序建模仿真的方法指导电路设计。与传统设计方法的结果对比表明，文中的方法可以为电路设计提供更加可靠的依据。     

一种20mW12位5MHz信号带宽连续时间∑-Δ调制器

在SMIC0．18μmCMOS工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗∑-△调制器。该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗。其中,积分器补偿可减小运放有限单位增益带宽的影响。换句话说,在同等速度下也可以减小功耗。另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作。在采样时钟为200MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构。Hspice仿真验证表明,调制器达到5MHz的信号带宽和75dB的动态范围;在1．8V电源电压下,其总功耗为20mW。     

一种带斩波的双采样Σ-Δ调制器

设计了一种适用于过高磁场抗扰度的电容式隔离型全差分Σ-Δ调制器。它采用单环2阶1位量化的前馈积分器结构,运用斩波技术降低低频噪声和直流失调。与传统的全差分结构相比,该调制器的每级积分器均采用4个采样电容,在一个时钟周期内能实现两次采样与积分,所需的外部时钟频率仅为传统积分器的一半,降低了运放的压摆率及单位增益带宽的设计要求,实现了低功耗。基于CSMC 0.35 μm CMOS工艺,在5 V电源电压、10 MHz采样频率和256过采样率的条件下进行电路仿真。后仿真结果表明,调制器的SNDR为100.7 dB,THD为－104.9 dB,ENOB可达16.78位,总功耗仅为0.4 mA。     

使用三位三阶Δ∑调制器的集成1GHz小数频率合成器

本文实现了一个采用三位三阶Δ∑调制器的高频谱纯度集成小数频率合成器.该频率合成器采用了模拟调谐和数字调谐组合技术来提高相位噪声性能,优化的电源组合可以避免各个模块之间的相互干扰,并且提高鉴频鉴相器的线性度和提高振荡器的调谐范围.通过采用尾电流源滤波技术和减小振荡器的调谐系数,在片压控振荡器具有很低的相位噪声,而通过采用开关电容阵列,该压控振荡器达到了大约100MHz的调谐范围,该开关电容阵列由在片数字调谐系统进行控制.该频率合成器已经采用0.18μm CMOS工艺实现,仿真结果表明,该频率频率合成器的环路带宽约为14kHz,最大带内相位噪声约为-106dBc/Hz;在偏离载波频率100kHz处的相位噪声小于-120dBc/Hz,具有很高的频谱纯度.该频率合成器还具有很快的反应速度,其锁定时间约为160μs.     

∑-ΔADC中调制器简述

在高速ADC领域,Σ-ΔAD使用日益广泛,本文主要介绍Σ-ΔAD的工作原理,着重介绍其调制器的结构和实现方法。     

一种级间运放共享的MASH结构Σ-Δ调制器

基于55 nm CMOS工艺,设计了一种级间运放共享的级联噪声整形(MASH)结构Σ-Δ调制器。采用2-2 MASH结构对调制器参数进行了设计。对经典结构的开关电容积分器进行了改进,并应用到调制器电路的设计中,实现了两级调制器之间的运放共享,在达到高精度的同时减少了运放的数量,显著降低了MASH结构调制器的功耗。仿真结果表明,在3.3 V电源电压下,调制器信噪失真比为111.7 dB,无杂散动态范围为113.6 dB,整体功耗为16.84 mW。     

一种低电压工作的高速开关电流∑-△调制器

基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构，本文设计了一种二阶开关电流∑-Δ调制器。工作中采用TSMC 0．35μm CMOS数字电路工艺平台，在低电压工作下进行电路参数优化。实验表明，调制器在3．3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度。与已有类似研究相比，本工作在相当的精度条件下，实现了低电压、视频速率的工作。     

一种低电压的Sigma-Delta ADC新结构

介绍了一种低电压Sigma-Delta ADC新结构,该结构采用了二阶单位增益ΣΔ调制器和一阶传统ΣΔ调制器相结合的方式,既可以从系统级降低对运放直流增益等非理想因素的要求,又可以减少加法器的个数、降低电路的复杂度。在此基础上,采用HJTC0.18μm1.8V/3.3V1P6M混合信号工艺,实现了一种1V工作电压的ΣΔ调制器,经测试动态范围可以达到69.5dB。     

基于OFDM信号的新型∑△调制器研究

针对OFDM系统的量化噪声问题,研究适于多载波信号的新型量化噪声整形器.比较单零点∑△与多零点∑△调制器的适用性,进而给出多零点∑△调制器用于OFDM系统的完整方法、理论及仿真分析.研究表明,无过采样多零点∑△调制器可有效减小OFDM系统的量化噪声,具有比传统单零点∑△更好的整形性能.3bit量化、信噪比6dB时,系统误比特率性能改善3个数量级;但受限于非循环的量化噪声结构,多零点∑△调制器未能达到完全消除量化噪声的理想状态.     

Stabilizing High Order Sigma Delta Modulators by Time Delay Feedback Technique

Second and high order sigma delta modulators (SDM) have been extensively used in data conversion processes since their high resolution. However it is difficult to stabilize second and high order SDM over a wide signal range because of the integrals output saturation. A time delay compensation has been proposed in this paper in order to stabilize high order SDM by keeping the integrators output signal levels below saturation limits most of time. The proposed compensation technique is very simple and contains two design parameters; time delay element and compensation gain. It has been shown that high mode jumping leads integrator clipping can be prevented by tuning the compensation design parameters. Particularly w-domain describing function has been employed to tune compensation gain for desired mode/modes in the closed loop. The effect of the compensation gain has been graphically monitored for a constant delay time. Furthermore, the effect of compensation on overall signal-to-noise ratio (SNR) has also been discussed. The proposed compensation technique can be implemented to various configurations of oversampling converters; single-loop and multiple-loop.     

一种新型Sigma-Delta调制器结构的研究

本文提出一种新颖的∑-△调制器结构设计，实现用较低比特位数的数字信号表示较高比特位数的高速信号。与传统的∑-△调制器不同，该调制器采用了新颖的量化噪声整形滤波器使输出信号具有较低比特位数。在调制器的结构设计中，采用了流水线一反馈型的实现结构，使处理过程消除了乘法运算。该结构易于系统实现和提高处理速度。本文用Simulink对调制器进行了仿真研究。研究结果表明本文提出的调制器适合于高速信号的实时处理。     

On the Stability Analysis of High Order Sigma-Delta Modulators

In this paper we present an approach for stability analysis of high order Sigma-Delta modulators. The approach is based on a parallel decomposition of the modulator. In this representation, the general N-th order modulator is transformed into decomposition of low order modulators, which interact only through the quantizer function. In the simplest case of the loop filter transfer function with real distinct poles, the low order modulators are N first order ones. The decomposition considered helps to extract the sufficient conditions for stability of the N-th order modulator. They are determined by the stability conditions of each of the low order modulators but shifted with respect to the origin of the quantizer function, because of the influence of all other low order modulators. The approach is generalized for the case of repeated poles of the loop filter transfer function.     

一种连续/离散混合结构的音频Sigma Delta模数转换器设计

虽然目前大多数音频ΣΔADC多采用离散时间结构,但是对于需要同时满足高精度、低功耗的新型技术应用,连续时间ΣΔADC的优点越发显得格外明显。连续时间ΣΔADC允许放宽对高增益带宽运算放大器的要求,从而降低了功耗;内置抗混叠滤波器,衰减了带外噪声。本文根据连续时间和离散时间的各自优缺点,提出了一种新型混合结构的四阶、单环、4比特量化ΣΔADC,第一级积分器采用连续时间结构,降低输入噪声、功耗和对输入、反馈驱动电路的需求,第二、三、四级积分器采用离散时间结构,保证了ΣΔADC的线性度和稳定性。测试结果表明混合结构ΣΔADC的峰值信噪比达到100dB,芯片总体功耗为30mW。     

基于级联调制器的光梳的平坦度理论研究

建立了基于强度调制器(IM)和相位调制器(PM)级联的光梳理论模型,通过仿真计算分析了光梳的平坦度与IM的偏置点βIM、IM的调制系数χIM,以及IM和PM的驱动信号相位差△(Φ)之间的关系.结果表明△(Φ)的优化取值为π的整数倍,并且与其他参数的取值无关;而βIM、χIM的优化取值存在线性关联关系,随着梳齿数目的增加,χIM的优化取值不断向0靠近,βIM的优化取值对应地不断向π靠近.研究结果为基于级联调制器的光梳优化控制提供了理论依据.     

A continuous-time/discrete-time mixed audio-band sigma delta ADC

This paper introduces a mixed continuous-time/discrete-time,single-loop,fourth-order,4-bit audio-band sigma delta ADC that combines the benefits of continuous-time and discrete-time circuits,while mitigating the challenges associated with continuous-time design.Measurement results show that the peak SNR of this ADC reaches 100 dB and the total power consumption is less than 30 mW.     

高性能连续时间Sigma-Delta调制器系统级设计

介绍了高性能连续时间Sigma-Delta调制器的系统设计和行为级建模的方法,并通过在噪声整形滤波器中加入一对零点改善了调制器带内信噪比.仿真结果显示,该调制器适用于转换精度14位,转换速率7.8Msps的多bit连续时间Sigma-Delta A/D转换器.     

一种5阶1位∑-△调制器的设计

提出了一种稳定的5阶∑-△调制器的设计与调试方法.电路采用5阶级联结构,主要用CMOS开关电容技术实现,文章重点放在调制器结构的设计及几种防止系统发散和改进性能的途径上.模拟实验表明,经过改进的系统有较好的性能.