高动态多进制扩频信号的载波跟踪技术研究

针对高动态环境下多进制扩频信号的载波同步问题,在分析锁相环(PLL)和锁频环(FLL)环路各自优点的基础上,研究了采用锁频环和锁相环相结合的方式进行载波信号跟踪。利用FLL动态适应能力较强和PLL具有较好跟踪精度的特点,实现动态信号的快速、精确跟踪。理论分析和仿真结果表明,该方法具有良好的跟踪效果。     

一种基于FPLL的载波跟踪算法

介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法.频率跟踪模块可以适应较大动态范围的频率变化,基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度.由于有锁频环的频率牵引,锁相环路滤波器可以设计得很窄,具有很好的抑噪性能,满足精确跟踪载波相位的要求.因此,该基于FPLL的载波跟踪算法可以适应信号存在较大的动态范围和噪声干扰的应用环境;同时,其鉴频鉴相算法表达式简单,易于用可编程数字器件实现.     

一种GPS信号载波跟踪技术

本文提出一种锁相环(PLL)与锁频环(FLL)相级联的 GPS 信号载波跟踪方法， 该方法兼顾了 PLL 的载波跟踪精度与 FLL 的动态适应性，经过验证，该方法可以实现对高动态信号的精确跟踪。     

GPS接收机载波跟踪环设计与分析

针对GPS接收机载波跟踪环环宽与跟踪的动态性能问题,在分析影响GPS信号动态性能的主要参数热噪声、晶振Allan相位噪声、晶振振动相位噪声和动态应力的基础上,通过对不同阶数的锁相环、锁频环跟踪门限分析与仿真,主要解决了如何设计GPS接收机的载波跟踪环路的带宽,并使系统性能达到最佳的问题,即使用环宽为18 Hz的二阶锁相环辅助环宽为10 Hz的三阶锁频环可以跟踪动态范围小于10 g、100 g/s的高动态信号。     

一种扩展载波环频率捕获范围的方法

在MPSK数字载波恢复中,可以通过锁频锁相环捕获大范围频率偏移。低信噪比下,锁相环的频率捕获范围较小,而工程中锁频环剩余频偏通常较大,因而需要扩展锁相环的频率捕获范围。描述了频差估计以及COSTAS环中相位检测技术的实现方法,分析了COSTAS环的相位检测特性,并根据这种算法的鉴相特性提出了一种扩展频率捕获范围的载波恢复方法。以QPSK为例,通过MATLAB仿真了这种技术在低信噪比情况下对频率偏移的检测与跟踪性能,仿真结果表明,提出的方法适合低信噪比下大范围的频率捕获。     

锁频环用作跟踪滤波器时的一些特性

在空间通信、遥控、遥测等领域,近年来国内外有些系统采用锁频环代替锁相环作为跟踪滤波器来跟踪卫星等大动态参数目标,或相位急剧变化的信号。理论与实践表明这种锁频环的性能大致与三阶锁相环相当,某些方面特别是跟踪大动态目标的能力还胜于后者。本文着重从理论分析锁频环的线性和非线性系统特性,分析结果证明:① 尽管锁频环与同阶锁相环的线性模塑是完全一致的,但在跟踪大动态目标时,从“保持环路线性和不失锁”的角度考虑,则数字锁频环的性能相当于高一阶锁相环的性能。实际上它有较后者更大的动态范围。② 锁频环的捕获特性基本上取决于鉴频器特性,而与环路阶数无关。这是与传统锁相环概念不同的地方。因此它有较后者好得多的捕获特性。本文还结合实际讨论了锁频环在应用上几个重要问题,如跟踪能力、跟踪精度、环的稳定性、瞬变响应等,指出在跟踪精度和瞬变响应二方面,锁频环的性能稍逊于三阶锁相环。锁频环的上述特性表明,它是有发展前途的。     

一种基于FLL和PLL的复合载波环的跟踪精度分析

基于卫星通信高动态、高精度的需求,提出了一种锁频环与锁相环相结合的双环载波跟踪系统.通过分析热噪声和动态应力对载波环跟踪精度的影响,指出了锁相环和锁频环的优缺点,给出了复合载波环的结构框图和工作流程.最后通过系统仿真,证明了复合载波环比单一载波环具有更全面的性能.     

高动态微弱信标信号载波捕获跟踪的设计与实现

为了研究高动态低信噪比下信标信号的载波捕获跟踪问题,采用两级二阶锁频环(FLL)和一级三阶锁相环(PLL)技术方案。FLL采用基于周期图的鉴频方法,实现极低信噪比下信号载波的捕获。PLL中的三阶锁相环通过对环路压控振荡器(VCO)的输入控制信号进行监测,自适应地调整环路滤波器的带宽,以满足高动态下信号载波频率动态范围大的要求。在基于FPGA构建的信号处理板上验证了上述实现方案,并给出实验结果。     

基于ASPeCT的BOC调制信号捕获与跟踪研究

针对BOC调制信号传统捕获算法的模糊问题,在对直接捕获法、BPSK-Like法以及ASPeCT法分析的基础上,确定了ASPeCT法作为信号接收机捕获模块的设计方案。然后设计了基于BOC调制信号的跟踪环路,在对载波环和码环分析的基础上,确定了锁频环辅助锁相环作为环路中载波环的设计方案,以及修正后的EMLP鉴相器为环路中码环的设计方案。最后,对基于ASPeCT法捕获及基于锁频环辅助锁相环、ASPeCT修正码环的信号跟踪进行了实验仿真,验证了捕获模块和跟踪环路方案的有效性。     

高动态GNSS导航接收机中扩展卡尔曼跟踪算法的研究

针对高动态GNSS导航接收机跟踪环节中动态性和噪声性能的问题,该文提出一种基于信号参数估计结构的扩展卡尔曼跟踪环。该文首先对高动态GNSS信号进行建模,使用扩展卡尔曼参数估计来实现载波跟踪,并用载波多普勒辅助码环,有效地提高了高动态导航接收机的跟踪性能。仿真结果表明,相比传统上的锁频环辅助锁相环,该文提出的环路具有更小的跟踪误差以及更好的噪声特性。     

一种改进的高动态GPS载波组合跟踪环路算法

在高动态的接收环境下,GPS接收机接收信号载频上会产生很大的多普勒频移及其变化率,传统的GPS载波跟踪环无法保证可靠的跟踪。在综合分析了常规跟踪方案的利弊后,提出一种新的基于四相鉴频（FQFD）牵引的二阶叉积自动频率控制环（CPAFC）辅助三阶锁相环（PLL）高动态跟踪环路算法。通过美国喷气推进实验室（JPL）高动态载体模型测试表明,该算法在高动态环境下不仅能快速牵入和锁定载波信号,而且在高达100g/s的加加速度作用过程中能持续、精确跟踪,实现导航电文的正常解调。     

GPS接收机载波跟踪环路设计

载波跟踪环路设计是GPS接收机中的关键技术,载波环鉴别器的类型确定了跟踪环的类型,为了有效地防止因为数据跳变引起的鉴别误差,并且使其频率鉴别范围大,精度高,采用一种二阶锁频环（FLL）辅助三阶锁相环（PLL）的方法。通过Matlab仿真载波环路比较了两种鉴频和鉴相算法的性能。结果表明,该方法鉴别范围大,精度高,切实可行。     

一种高动态弱GNSS信号跟踪解调算法研究与实现

在某些高动态弱信号场景中,载波相位难以锁定。为实现对高动态弱全球导航卫星系统(GNSS)信号的跟踪,考虑锁频环较锁相环更为鲁棒,提出了一种基于锁频环(FLL)+差分解调的算法,实现对GNSS信号的跟踪和解调。该算法采用二阶FLL实现对卫星信号的频率进行跟踪,差分解调算法实现对比特数据的解调。工程应用上,算法采用现场可编程门阵列和数字信号处理器(FPGA+DSP)的架构实现,在FPGA中实现信号的跟踪信号的前处理,在DSP中实现跟踪环路算法、位同步和差分解调。本文在Matlab平台中实现算法的仿真,通过模拟器平台和对天接收真实的GNSS信号对算法进行验证。仿真结果与实验结果表明,该算法在高动态弱信号条件下能实现对卫星信号的稳定跟踪和数据的解调,克服了锁相环难以锁定导致数据无法解调的难题,最终实现GNSS信号在该条件下的位置、速度和时间(PVT)解算。     

引入微分控制思想的辅助GPS载波跟踪环路设计

 载波信号跟踪环路制约着GPS接收机的工作性能,针对其易受高动态和弱信号等环境干扰的缺陷,提出一种引入微分控制思想、应用SINS辅助接收机载波跟踪环路的设计方法.剖析应用于载波跟踪的相位锁定环(Phase Locked Loop,PLL),并将其近似为PI控制模型;在验证辅助信息引入时环路系统稳定的基础上,增加类微分控制项,利用SINS的输出和时钟误差信息估算的多普勒频率作为跟踪环路的中心频率,辅助PLL实现载波信号跟踪;仿真结果表明提出方法能够有效地缩短跟踪环路带宽,缓解热噪声和动态应力之间的矛盾,进而改善载波环路的频率响应和跟踪误差.     

一种低复杂度GPS载波跟踪环路设计

 GPS接收机载波跟踪环路的鉴别器和滤波器设计决定了跟踪环路的性能,也在很大程度上决定了GPS接收机的性能.本文在分析了传统锁相环和锁频环鉴别器算法的基础上,提出了一种锁相锁频环共用四象限反正切函数单元的鉴别器算法;同时,在研究了基于双线性Z变换积分器与矩形波数字积分器的滤波算法基础上,提出了一种基于矩形波数字积分器的锁频环辅助锁相环的滤波器算法.综合这两种新算法给出一种低复杂度的GPS接收机锁相锁频环设计方法.通过理论分析与仿真实验,证实该GPS载波跟踪环路设计不但具有良好的跟踪性能,且与传统设计方案相比具有运算量小,复杂度低,占用资源少等优点,更易于工程实现.     

高动态GPS接收机跟踪环路设计与实现

为了解决高动态环境下GPS信号跟踪问题,讨论了跟踪环路类型和参数的选择策略,给出了一组适合高动态应用的环路参数,分析了基于开环频率估计和2阶FLL(Frequency Lock Loop)辅助3阶PLL(Phase Lock Loop)的高动态环境下快速的捕获转跟踪方法,给出了在由FPGA和DSP组成的硬件平台上的具体实现,利用GPS信号模拟器对所设计的跟踪环路的动态性能进行了验证。测试结果表明所设计的高动态跟踪环路能够承受60g视距动态应力。     

高动态扩频信号的载波跟踪技术研究

针对高动态环境下扩频信号的载波捕获与跟踪问题,本文分析了多普勒频移对锁相环、锁频环以及环路滤波器设计的影响,以及高动态环境中载波快速捕获问题,在此基础上提出了一种数字复合软环的设计方法,计算机仿真结果表明这种数字复合软环能有效地解决载波快捕与精跟踪的问题.     

A 50-GHz Phase-Locked Loop in 0.13-μ m CMOS

A 50-GHz charge pump phase-locked loop (PLL) utilizing an LC-oscillator-based injection-locked frequency divider (ILFD) was fabricated in 0.13-mum logic CMOS process. The PLL can be locked from 45.9 to 50.5 GHz and output power level is around -10 dBm. The operating frequency range is increased by tracking the self-oscillation frequencies of the voltage-controlled oscillator (VCO) and the frequency divider. The PLL including buffers consumes 57 mW from 1.5/0.8-V supplies. The phase noise at 50 kHz, 1 MHz, and 10 MHz offset from the carrier is -63.5, -72, and -99 dBc/Hz, respectively. The PLL also outputs second-order harmonics at frequencies between 91.8 and 101 GHz. The output frequency of 101 GHz is the highest for signals locked by a PLL fabricated using the silicon integrated circuits technology.