高压功率快恢复二极管的寿命控制研究

利用质子辐照感生的空位缺陷对铂原子的汲取作用,获得了局域寿命控制,辅以能量为4MeV电子辐照整体寿命控制技术,在具有低阳极发射效率结构的高压功率快恢复二极管中实现了更好的综合性能的优化。测试结果表明,此类快恢复二极管具有反向恢复时间短、软度大、反向漏电低的优良特性,在国际上处于领先水平。     

低漏电流、抑制NBTI效应的多米诺电路

NBTI导致的晶体管老化成为影响电路稳定性的主导因素,同时,降低电路的泄漏功耗是电路设计的目标之一。多米诺电路广泛应用在高性能集成电路中。本文提出了一种多米诺电路用来抑制NBTI引起的多米诺电路衰退并同时降低待机模式下的泄漏电流。在待机模式下,利用2个晶体管将标准多米诺电路的动态节点和输出节点同时上拉为电源电平,从而将保持器和输出反相器中的pMOS晶体管同时置为NBTI的恢复模式。使用全0输入向量和其中增加的一个晶体管的堆栈效应降低待机模式下多米诺电路的泄漏电流。实验表明针对NBTI效应,该方法降低了最多33%的性能衰退,并同时减少了最多79%的泄漏电流。     

漏电低短路能力强的3300 V IGBT模块

为实现满足电网应用要求的短路能力强、反向偏置安全工作区大、工作结温高的3 300 V高压绝缘栅场效应晶体管模块,提出了一种具有N型增强层的IGBT元胞结构,采用P型隔离区的元胞布局结构和台阶形场板的保护环结构的IGBT设计。基于203.2 mm（8英寸）平面栅IGBT加工工艺,制作出的芯片封装成3 300 V/1 500 A的IGBT模块。模块常温下的饱和压降(V₍C_Esat)为2.55 V,动态总损耗(E_tot)为5 236 mJ;高温150℃下的V_CEsat为3.3 V,集电极和发射极间的漏电流(I_CES)只有38 mA,Etot为7 157 mJ。在常温时,当栅极和发射极电压(V_GE)为18.5 V的条件下,模块通过了一类短路测试。在150℃下,模块通过了2.5倍额定电流的反向偏置关断测试。     

一种500V终端结构的设计与优化

设计了一个500 V纯场限环终端结构.在保证击穿电压的前提下,为了尽可能减小终端结构所占的芯片面积,适当调整场限环终端的结构参数,添加金属场板,形成场限环-场板联合边端结构,界面态电荷对器件性能的影响也得到改善.采用场限环-场板结构的终端,实现了539 V的击穿电压,并缩短了17.2μm的边端宽度,相应节省了14％的宽度.     

一种考虑漏电流最低损耗的控制器电子模块设计与实现

漏电流损耗占电路能耗的大部分,属于实时变化的动态过程,传统控制器采用堆栈方法,通过对输入信号的控制实现对漏电流损耗的控制,无法适应漏电流的动态变化,不能实现最低损耗控制。为此,设计一种考虑漏电流最低损耗的控制器电子模块,通过模拟电路与CPLD相结合的方法对漏电流最低损耗控制器电子模块进行设计,给出设计的总体结构。通过霍尔传感器对漏电流进行检测,利用比较器将检测的实际漏电流与参考漏电流进行比较,用CPLD形成对应的斩波驱动信号,发送至电压控制器,通过电压控制器对主开关器件的导通和断开进行控制,实现漏电流最低损耗的控制。软件设计中,设计一个调试软件,给出电流最低损耗控制程序和交替斩波程序。实验结果表明,所设计控制器电子模块的漏电流损耗很低,且运行效率高。     

1200V/100A高温大电流4H-SiC JBS器件的研制

基于SiC结势垒肖特基(JBS)二极管工作原理及其电流/电场均衡分布理论,采用高温大电流单芯片设计技术及大尺寸芯片加工技术,研制了1 200 V/100 A高温大电流4H-SiCJBS二极管.该器件采用优化的材料结构、有源区结构和终端结构,有效提高了器件的载流子输运能力.测试结果表明,当正向导通压降为1.60 V时,其正向电流密度达247 A/cm2(以芯片面积计算).在测试温度25和200℃时,当正向电流为100 A时,正向导通压降分别为1.64和2.50 V;当反向电压为1 200 V时,反向漏电流分别小于50和200μA.动态特性测试结果表明,器件的反向恢复特性良好.器件均通过100次温度循环、168 h的高温高湿高反偏(H3TRB)和高温反偏可靠性试验,显示出优良的鲁棒性.器件的成品率达70％以上.     

亚70nm CMOS工艺低漏电流、高噪声容限的低功耗多输入多米诺或门的设计

提出了两种新的电路技术,在降低多输入多米诺"或门"的动态功耗的同时减小了漏电流,并提高了电路的噪声容限.采用新的电路技术设计了八输入多米诺"或门"并基于45nm BSIM4 SPICE 模型对其进行了模拟.模拟结果表明,设计的两种新多米诺电路在同样的噪声容限下有效地降低了动态功耗,减小了总的漏电流,同时提高了工作速度.与双阈值多米诺电路相比,设计的两种电路动态功耗分别降低了8.8%和11.8%,电路速度分别提高了9.5%和13.7%,同时总的漏电流分别降低了80.8%和82.4%.基于模拟结果,也分析了双阈值多米诺电路中求值点的不同逻辑状态对总的漏电流的影响.     

一种高压大电流IGBT的设计与实现

提出了高压绝缘栅双极晶体管(IGBT)的设计方法,根据国内现有工艺水平,设计了1 700 V/100 A高压大电流的NPT-IGBT,包括其元胞结构、终端结构、工艺流程及版图的设计。通过分析及仿真确定元胞的结构参数;采用场限环与场板相结合的终端结构,讨论场板的设置对终端结构的影响,提出了多晶硅场板设置的方案;流片完成后进行半桥模块的封装,并对模块进行了测试。击穿电压达1 700 V以上,栅发射极漏电流小于80 nA、关断时间小于800 ns、关断功耗小于30 mJ,均达到设计要求。导通饱和压降3.5 V(略高),可通过增大芯片尺寸的方法加以改进。     

亚70nm CMOS工艺低漏电流、高噪声容限的低功耗多输入多米诺或门的设计

提出了两种新的电路技术,在降低多输入多米诺"或门"的动态功耗的同时减小了漏电流,并提高了电路的噪声容限.采用新的电路技术设计了八输入多米诺"或门"并基于45nm BSIM4 SPICE 模型对其进行了模拟.模拟结果表明,设计的两种新多米诺电路在同样的噪声容限下有效地降低了动态功耗,减小了总的漏电流,同时提高了工作速度.与双阈值多米诺电路相比,设计的两种电路动态功耗分别降低了8.8%和11.8%,电路速度分别提高了9.5%和13.7%,同时总的漏电流分别降低了80.8%和82.4%.基于模拟结果,也分析了双阈值多米诺电路中求值点的不同逻辑状态对总的漏电流的影响.