Cell处理器结构概述

系统阐述了典型多核处理器Cell处理器的结构,详细介绍和分析了Cell处理器结构设计特点,如异构结构设计、电源功耗设计、存储访问设计和互连总线设计等;介绍了Cell处理器编程模型和应用划分模型,最后介绍了Cell处理器发展现状及趋势.Cell处理器独特的设计为多核处理器结构设计和关键技术研究提供新的设计思路和方法,具有很好的参考和指导意义.     

32位双发射双流水线结构RISC微处理器设计

"龙腾R2"是西北工业大学自主研制的32位嵌入式RISC微处理器,与IBM公司的Power-PC750处理器pin-to-pin兼容。综合考虑面积、功耗、实时响应以及性能要求等因素,文章提出了一种应用于嵌入式处理器微架构设计的双发射双流水线结构。该结构的核心思想是在指令流水线前端处理阶段动态检测相邻指令的先后依赖关系,预先完成双发射判断。文中首先介绍了"龙腾R2"的微体系架构,然后重点讨论了基于双发射双流水结构的指令调度策略、相邻指令耦合关系、双发射下的相关处理以及精确异常考虑等。采用M ibench基准程序完成了性能评测,综合分析结果显示,该结构对算术计算类程序流加速明显,并且电路结构清晰,易于设计验证,同时发现优化存储系统结构是提升该处理器性能的关键。文章最后对"龙腾R2"的可测试性设计以及硅物理设计等关键技术进行了论述。"龙腾R2"已流片成功,整个处理器采用SMIC 180nm CMOS工艺,芯片面积5.9 mm×6.7 mm,核心频率266 MHz,CBGA360封装。     

基于高速缓存资源共享的TLB设计方法

针对嵌入式处理器中旁路转换缓冲（TLB）功耗和面积显著的问题,提出一种共享高速缓存硬件资源的低功耗TLB设计方法,消除了传统方法中TLB存储器的硬件资源及静态功耗.该方法通过设立两级TLB低功耗架构和缓存地址映射表,有效减少TLB的访问次数,降低了功耗;利用高速缓存的结构特性动态扩展TLB表项,扩大对物理内存的映射范围,提升TLB命中率.进一步提出了一种复用缓存替换策略的TLB表项的编码加锁方法,减少页面抖动,缓和TLB表项与指令、数据的资源冲突.实验结果表明:与传统的TLB设计相比,应用本方法的嵌入式处理器的功耗下降28.11%,面积减少21.58%.     

AltiVec指令集模拟器的建模和实现

指令集模拟器（ISS）是研究新处理器架构必不可少的方法,研究基于AltiVec指令集建立SystemC模型,提出利用底层虚拟机技术来实现AltiVec ISS.实验表明,该模式比目前实现ISS的几种方法,如解释型编译、静态型编译、动态翻译技术等性能更为优化,且具有一定的灵活性.     

分布式卫星云雾网络及时延与能耗策略

为了解决分布式卫星的地面云计算中心架构存在的高传输时延问题,提出分布式卫星云雾网络（DSCFN）架构,由小卫星编队飞行组成卫星雾网络,根据地面站云计算得出的任务划分比例直接进行本地分布式计算,降低业务处理时延.由于卫星的计算能力较弱,时延降低将导致能耗增加,卫星工作寿命减短,为此提出均衡时延和能耗的策略,利用改进的粒子群优化（MPSO）算法,解决能耗约束下的时延优化问题,达到时延和能耗折中的目标.仿真结果表明,基于MPSO算法得出的任务比例进行分布式计算,可以在能耗约束条件下,有效地降低卫星雾网络的任务处理时延,满足时延敏感型业务的需求;由10颗小卫星组成的DSCFN处理1 Gb数据的时延相比地面云中心降低了90.7%.     

Adaptive Digital Predistortion Schemes to Linearize RF Power Amplifiers with Memory Effects

To compensate for nonlinear distortion introduced by RF power amplifiers(PAs)with memory effects,two correlated models,namely an extended memory polynomial(EMP)model and a memory lookup table(LUT)model,are proposed for predistorter design.Two adaptive digital predistortion(ADPD)schemes with indirect learning architecture are presented.One adopts the EMP model and the recursive least square(RLS)algorithm,and the other utilizes the memory LUT model and the least mean square(LMS)algorithm.Simulation results demonstrate that the EMP-based ADPD yields the best linearization performance in terms of suppressing spectral regrowth.It is also shown that the ADPD based on memory LUT makes optimum tradeoff between performance and computational complexity.     

一种用于实时图像处理的众核结构设计

基于数据流模型和硬件可重构技术,提出了一种面向图像处理应用的可重构的多模式众核处理器结构.处理器采用了可扩展的层次化阵列结构,分布式共享存储和带硬件握手的近邻互连,可以分区并发实现多种并行模式,并克服了传统处理器实现数据流计算的低效性;基于VC++开发了集成仿真平台,用于对结构性能和指令性能的仿真验证,并在现场可编程门阵列上实现了包含64个处理单元的所提结构.仿真结果表明,所提结构实现了超过图形处理单元的性能以及接近专用集成电路的数据吞吐量.     

基于多维多层的自重构多网融合体系结构研究

随着移动通信和互联网的发展,网络逐渐呈现多样化．但多种网络并存所带来的矛盾和问题也逐步凸现．针对这种情况,提出了一种新的解决多网融合问题的体系结构方法该体系结构采用多维多层空间模型,为自重构提供了各层网络节点的信息,提高了自重构的效率,改善了系统性能．在此基础上,结合Adhoc络技术搭建了一个多网融合平台,并对系统的性能进行了仿真,结果表明该体系结构能够显著提高信息包的成功发送率。     

流水线微处理器的设计与实现

提高指令级并行度是微处理器体系结构发展的重要方向,也是开发基于FPGA的高性能微处理器的重要内容之一.通过一个基于FPGA的流水线微处理器的设计流程、总体框架设计和采用的关键技术,设计并实现了流水线微处理器.经实例对所设计的流水线微处理器进行仿真实验,证实了流水线微处理器设计的正确性和高性能.结果表明微处理器的最大吞吐率为一个时钟周期解释完一条指令,在开发未来具有微处理功能的专用集成电路设计方面具有较高的实用价值.     

网络处理器架构及其在高速路由器中的应用

网络处理器兼顾了ASIC的高性能和RISC芯片的可编程灵活性，能同时提供了较好的处理速度和丰富的业务支持。NP4GS3C是IBM推出的2．5G网络处理器，支持线速转发和强大的QoS功能。本文介绍了NP4GS3C的高性能的并行处理体系结构和硬件协处理器，并结合其特性分析了在高速路由器上的应用。     

神经网络并行MIMD处理器的研究及实现

为了能高速地实现多种神经网络,拓展神经网络在工业控制中的实时性、嵌入式应用,设计了一种多指令多数据流(MIMD)的通用型神经网络处理器(APP)。处理器的处理单元组之间、处理单元组与乘累加协处理器之间均可以并行执行任务、处理单元组与其他存储器之间可以并行通信。在FPGA上仿真验证了处理器的功能,并实现了用于轧辊偏心在线控制的BP网络和用于字符识别的Hopfield网络等两种不同的拓扑结构。实验数据表明,该体系结构具有较高的并行性,其性能优于其他常见的通用型实现手段。     

基于GPRS的油田电能质量监测系统的研究

针对油田电网中电能参数测量的具体要求,提出了基于GPRS网络的电能质量参数监测方案.硬件设计采用SAMSUNG的ARM9处理器和TI的DSP处理器,构建了双CPU架构,通过SIM300模块实现了数据的GPRS传输;利用Borland C++Builder6.0和客户端/服务器模型设计了监管中心的网络监测软件,结合Access数据库完成了参数的显示、存储和管理,提供了友好的人机交互界面.该系统能够降低油田电网的维护难度,保证油田的安全生产.     

SVPWM在有源滤波器中的应用及仿真研究

有源滤波器控制策略的优劣直接决定其滤除谐波的性能,采用空间矢量脉宽调制技术实现对谐波的调制,并进行仿真验证.仿真结果表明,该算法产生的脉宽指令作为逆变器中各开关器件的通断控制信号,控制的结果能保证补偿电流实时跟踪其指令电流的变化,精确度与准确度均可满足系统要求.     

基于神经网络预测算法的网络拥塞控制

论文将神经网络应用到网络的拥寨控制中，通过神经网络来预测网络拥塞的发生，从而有效避免网络拥寨，保证网络的稳定运行。仿真实验验证了算法的有效性。     

基于神经网络MIMO非仿射系统自适应控制

针对一类多输入多输出非仿射非线性系统,基于神经网络设计了一种自适应控制方案。该系统隐含控制输入,利用隐函数定理和伪控制概念提出了控制运算法则,采用Lyapunov方法证明了系统的稳定性。该方案采用神经网络补偿系统中的非线性部分,设计了鲁棒项来增加系统的抗干扰能力。仿真结果充分证明了该方案的有效性和可行性。     

基于异构多核构架的红外与可见光实时融合系统

描述了一个自主研制的基于异构多核构架的红外与可见光图像实时融合传输系统的设计与实现方案。本系统是具有异构多核并行计算机体系结构的嵌入式高速实时图像融合处理系统,选择基于ARM与DSP组合异构双核处理器TMS320DM6467T作为中心处理单元,充分利用ARM端的传输控制功能与DSP端的超强计算能力相结合的特点,发挥两种处理器构架的性能优势。提出并实现基于“灰度世界”算法的红外图像增强方式,同时使用拉普拉斯金字塔变换对红外与可见光图像进行实时融合。实验结果表明,采用该异构多核构架的图像实时融合传输系统能够良好地解决多源图像融合算法的大数据量计算处理与系统实时性要求之间的矛盾,提高了多传感器实时图像融合处理与传输系统的处理效率和性能。     

对基于VelociTI结构DSP指令排序分配方法的改进

排序法是一种基于VelociTI结构的DSP指令分配方法。为了完善排序法,对该方法的不足进行了改进。改进的排序法在实现原有指令分配功能的基础上,完成了多周期NOPs指令的检测和当前执行包地址的生成,并结合指令执行条件测试原理,将排序后的执行包中没有被占用功能单元对应的字段设置为无条件不执行。用改进的排序法成功设计了一个DSP指令分配单元的RTL模型,仿真结果验证了方法的正确性。     

Exploiting Spectral-Energy Efficiency Tradeoff with Fairness in Non-Orthogonal Multiple Access Systems

The spectral efficiency (SE) and energy efficiency (EE) tradeoff while ensuring rate fairness among users in non-orthogonal multiple access (NOMA) systems is investigated. In order to characterize the SE-EE tradeoff with rate fairness, a multi-objective optimization (MOO) problem is first formulated, where the rate fairness is represented with the α-fair utility function. Then, the MOO problem is converted into a single-objective optimization (SOO) problem by the weighted sum method. To solve the converted non-convex SOO problem, we apply sequential convex programming, which helps to propose a general power allocation algorithm to realize the SE-EE tradeoff with rate fairness. We prove the convergence of the proposed algorithm and the convergent solution satisfies the KKT conditions. Simulation results demonstrate the proposed power allocation algorithm can achieve various levels of rate fairness, and higher fairness results in degraded performance of SE-EE tradeoff. A pivotal conclusion is reached that NOMA systems significantly outperform orthogonal multiple access systems in terms of SE-EE tradeoff with the same level of rate fairness.     

基于提前写回策略的数据转发优化方法

针对深度流水线和复杂指令集结构,给出一种基于操作数访问时序的数据转发模型,使用5个参数描述指令执行过程,并以一种RISC/DSP结构MediaDSP64原型机为例进行分析.在分布式转发电路的基础上,提出一种基于提前写回策略的转发优化方法.该策略在不影响指令执行效率的前提下,通过将DSP指令中辅助寄存器的结果提前写回寄存器文件减少了转发源的数量.针对该方法造成的指令乱序执行情况,设计一种影子寄存器结构,保证了精确异常处理的实现.实验结果表明,转发电路的硬件资源占用减少了43.8%,关键路径延时下降了19.8%.     

嵌入式软件算法级功耗BP网络模型研究

从算法级分析软件功耗和软件特征的关联关系,对嵌入式软件的时间复杂度、空间复杂度和输入规模3个特征进行度量,提出一种基于算法复杂度的嵌入式软件功耗宏模型.设计、训练一种BP神经网络,用于实现功耗函数逼近.仿真实验表明,该功耗函数的估算结果和真实值误差在10％以内,可用于快速估算软件算法在一定输入规模情况下的功耗值,为下一...