用7490制作多频方波发生器

7490是脉动进位型十进计数器芯片,内部由四级主/从型触发器组成,前面三级组成5分频电路,后面一级为2分频电路,连在一起构成十进制计数器.利用7块7490和一块7404六反相器芯片可以组成送出1MHz、100kHz、10kHz、1kHz、100Hz、10Hz和1Hz7种频率的方波发生器.     

ECG-6511型心电图机故障分析及维修三则

1开机启动Start按键后,走纸速度失控 分析与检修走纸电机速度控制电路采用锁相环(PLL)技术,由晶体管X202,ZD201组成的时基震荡电路产生32.768 kHz的方波,经14级二进制计数器IC209计数分频得到256 Hz(用于20 mm/s纸速)和512 Hz(用于50 mm/s纸速).     

四位十进制减法定时、计数集成电路TEC9410

<正> TEC9410是最新推出的四位十进制减法定时、计数专用集成电路,采用大规模CMOS工艺制作。该IC由振荡及分频、数码预置、四位BCD码减法计数器、七段译码驱动、LED动态扫描等电路组成。它具有集成度高、抗干扰能力强、功能齐全、性能可靠、外围元件少等优点。多片TED9410级联也十分简便,只需二根连线就可组成八位甚至更多位的减法定时、计数器: 工作原理 1.振荡和计时分频电路 TEC9410的OSC1、OSC2外接32768Hz晶振,产生32768Hz基本频率。计时分频电路产生0.01秒、1秒、1分三个时基信号。这些信号可作为四位BCD码减法计数器CP的输入脉冲。     

555时基芯片及其在A/D转换中的应用

介绍了555时基芯片的功能、主要特性,以及555芯片在0～10Hz、0～10 kHz、10 Hz～10 kHz V/F(电压/频率)转换电路及其在测量中的应用,并给出了实验数据,结果表明,由555芯片组成的转换电路具有价格低、精度高、线性好等特点.     

TTL中规模集成十进计数器的应用

在数字设备中,计数器是最经常使用的,在仪器仪表、计算机外部设备的控制装置上尤其如此.本文介绍使用最广的T210十进计数器的各种用途,以供读者应用时参考.T210十进计数器相当于美国TI公司的SN7490和日本三菱公司的M53290P.它由4个主从触发器组成,在内部连成一个2分频计数器和一个5分频计数器,封在一个双列直插式管壳中,它的真值表如表1所示.     

用于434/868MHz FSK/OOK CMOS发射机的锁相环设计

一种可输出434/868MHz信号的Σ-Δ分数分频锁相环在0.35μmCMOS工艺中集成。该发射机系统采用直接调制锁相环分频比的方式实现FSK调制,OOK的调制则通过功率预放大器的开-关实现。为了降低芯片的成本和功耗,发射机采用了电流数字可控的压控振荡器(VCO),以及片上双端-单端转换电路,并对分频器的功耗设计进行研究。经测试表明,锁相环在868MHz载波频偏为10kHz、100kHz和3MHz处的相位噪声分别为-75dBc/Hz、-104dBc/Hz和-131dBc/Hz,其中的VCO在100kHz频偏处的相位噪声为-108dBc/Hz。在发送模式时,100kHz相邻信道上的功率与载波功率之比小于-50dB。在直流电压2.5V的工作条件下,锁相环的电流为12.5mA,包括功率预放大器和锁相环在内的发送机总面积为2mm2。     

DAB接收机中的低相位噪声低功耗高速数模混合下分频模块

本文实现了一种用于DAB数字广播调谐器的具有低相位噪声与低功耗的高速数模混编下分频模块。在设计中采用了若干项新的电路技术以提升电路的性能。采用了具有改进型源极耦合逻辑D触发器的同步分频器与具有改进型CMOS主从触发器的异步分频器实现了具有低相位噪声的双模分频器。在吞吐式计数器的设计中采用了一种更为精确的线负载模型。电路采用0.18-?m CMOS工艺实现。芯片面积为0.6mm?0.2mm。下分频模块中的双模分频器的输出信号在距载波中心频率10kHz频偏处的相位噪声仅为-118.2dBc/Hz。下分频模块的核心部分在1.8V供电电源下的功耗仅为2.7mW。     

基于单片机和FPGA的多功能计数器的设计

以89S52单片机和EP1C6Q240C8型FPGA为控制核心的多功能计数器.是由峰值检波、A/D转换、程控放大、比较整形、移相网络部分组成.可实现测量正弦信号的频率、周期和相位差的功能.多功能计数器采用等精度的测量方法,可实现频率为1 Hz～10 MHz、幅度为0.01～5 Vrms的正弦信号的精确测频,以及频率为10 Hz～100 kHz、幅度为0.5～5 Vrms的正弦信号精确测相.液晶显示器能够实时显示当前信号的频率、周期和相位差.该多功能计数器精度高,界面友好,实用性强.     

任意进制计数电路简易设计

由计数(分频)电路和移存器电路按一定规律排列,可以组成任意进制计数电路.本文首先给出设计举例,然后讨论设计方法.最简电路积木组成任意进制计数器众所周知:移存器可以组成任意进制计数器,时间关系简单,但是需要触发器数目太多;计数译码型电     

可编程定时器MC14541B

MC14541B可编程定时器由一个16级二进制计数器、一个集成振荡器（外接一个电容器和两个电阻器）、一个自动电源接通复位电路和输出控制逻辑组成（见图1）。把AutoReset（自动复位用;脚登于‘刀”,接通电源,使计数器电路初始化c若电源已接通,当MasterReset（主复位月l脚置于“1”时,计数器电路被复位。这两种形式的复位将同步复位所有的计数器级。当AutoReset引脚置于“1”时给出低功率工作。表1频率选择表外部的RC网络将确定振荡器的频率而Rs≈2Rtc,其中Rs≥10kΩ,1kHz≤f≤100kHz。时间选择输入（A和B）提供两位地址来选择4…     

具有四个输出并基于微处理器的双定时器

基于Freescale半导体公司MCC908QY型8位闪存微型计算机的图1所示电路，可提供一个低成本通用双定时器．该定时器可代替单触发电路。您可以通过修改汇编语言软件来满足特定应用要求。该电路采用微处理器IC1的内部12．8MHz时钟振荡器。内部时钟除以4即获得3．2MHz时钟频率，此频率进一步除以定时器预定比例64即获得50kHz时钟。将定时器模数计数器除以50000．可获得可产生1次／秒实时中断与主定时间隔的1Hz时基。     

电子手表介剖报告目录

一、概述 1二、第四代电子手表原理简介、该表的框图、逻辑图 2三、典型电路介绍 4 1)石英晶体振荡器 4 2)分频电路 5 3)电平转换电路 7 4)倍压电路 8 5)计数器 10     

π/4-DQPSK调制解调硬件实现中的误码率分析

介绍了全数字π／4差分四相移相键控的(DQPSK)调制解调电路原理，应用最新提出的1bit解调算法成功实现解调，该算法大大简化了解调部分的数据处理。分析了新的1bit解调算法理论误码率，比传统的8位π／4—DQPSK差1．5dB。当信噪比不低于15dB时，该算法误码率可达10^-7，仍是一有效解调方法。在Xilinx ise5．2开发环境下用VHDL语言实现调制解调，RTL仿真结果有误码存在，分析发现实现过程中将1kHz时钟用做2^10(1024)进行分频引起了频率误差，对该误差带来的误码进行仿真分析，同时提出改进的方案，即分频设计时让计数器在0～2″-x之间循环计数，通过仿真证明该方案达到了预期的减小误码率的效果。     

一种级联型小数分频调制电路的设计实现

本文设计并实现了一个三阶的级联型调制电路用于实现5.8GHz小数分频锁相环。调制电路通过字长15bit的累加器作为基本单元,利用三级累加器的溢出值组成锁相环分频器的控制字序列。仿真结果表明,调制电路能够按照设计要求输出正确的分频序列,在分频比区间[0.1,0.95]内平均误差仅为0.4%。0.18μm CMOS工艺下,基于该调制电路实现的5.8GHz锁相环芯片能够准确锁定目标频点,相噪声性能为-109dBc/Hz。     

频率响应指标调整的一个例子

GZ - 10 - 1型 10kW串馈机调试过程中 ,测原机频率响应指标如下 :5 0Hz 2 0 0Hz 4 0 0Hz 6 0 0Hz 80 0Hz 1kHz 3kHz 5kHz 7kHz 8kHz- 4 - 3 9- 3 7- 0 3- 0 30dB 1 5 1 7 0 2 - 0 9　　从测试结果看 ,低音频 4 0 0Hz以下下跌严重 ,而高频在 3～ 5kHz有一峰点。因此在音频加工器的输入固定衰减网络中加了一节谐振式高音切削网络 ,由L1、C1、W1组成 ,线路见图 1。　　通过选择L1=10MH和C1=0 14 8μf,让它的谐振频率F =4kHz ,主要对 3～ 5kHz的高音起衰减作用。用上衰减网络后 ,将W1电位器阻值调至最大 ,重测频响如下 :5 0H…     

微处理器用的双振荡器

MAX7378芯片内部有两只频率不同的振荡器和一个加电复位电路，芯片上的“速度”输入脚③可用来选择低频或高频。其中低频为固定的32．768kHz；高频可以预编程。具体频率可以在600kHz～10MHz范围内选取。芯片提供有7种高频振荡器标准频率和2种复位门限值。7种标准频率为1MHz、1．8432MHz、3．39545MHz、3．6864MHz、4MHz、4．1943MHz和8MHz。2种门限值为2．56V和4.29V。     

用VHDL实现基于新型扭环形计数器的16倍分频器

在数字逻辑电路的设计中,计数器和分频器都是常用的基本电路。通常利用分频器对某个给定的高频率信号进行分频,得到设计者所需要的低频信号。分频器的设计中利用不同模的计数器来达到不同倍的分频、文中介绍一种新型扭环形计数器,n位输入信号通过该计数器后可得到个计数,利用率超过以往普通的扭环形计数器．,然后基于此计数器,通过VHDL硬件描述语言,在QuartusⅡ平台下运用Altera公司Cyclone系列的FPGA芯片实现计数器和分频器的综合与波形仿真,验证此设计的正确性。     

小型音箱的设计与制作（三十二）

本期将介绍两种分频电路的制作过程．并对这两种分频电路的音质和特性加以比较。一、最初的分频电路图1、图2和图3分别是使用Fostex公司设计的交叉频率为3．2kHz的分频电路（参见上期第59页图44）经仿真得到的声压频率特性、阻抗特性和相位特性。     

简易红外线人数统计器

这是一种利用普通计算器和一些简单电路组成的红外线人数统计器,用于旅游景点、公交车辆入口处、电影院等场合统计进入场地的人数,最大统计人数(8位计数器)为108-1,最大检测距离为10米。统计器由发送电路和接收电路构成。发送电路采用9V电池供电,采用555(IC1)芯片作弛张振荡器,中心频率为38kHz左右,其输出方波对两只串联红外线发射二极管LED1和LED2进行同频调制,向外发射38kHz调制红外光束(图1)。发射的红外光束由图2所示的接收电路接收。接收电路的电源用220V交流市电经降压变压器X1降压成9V,经整流滤波后用7805(IC2)芯片稳压成5V供…     

∑-Δ调制技术在小数分频锁相环中的应用

从小数分频频率合成器中小数杂散的产生入手，分析了高阶数字∑-△调制对量化噪声的高通整型特性，从而有效地解决了小数分频锁相环的杂散问题。最后用硬件电路实现了基于∑-△调制的小数分频频率合成器，频率范围为2400～2510MHz，频率步进125kHz，在偏离主频1kHz时相位噪声优于-99dBc／Hz，换频时间小于100Fs。证明了该频率合成器是一种简单实用、高性价比的频率合成器。