共查询到18条相似文献,搜索用时 78 毫秒
1.
2.
3.
4.
在考虑MOS管开关导通电阻的情况下,对权电容DAC做了复频域分析。分析结果指出,权电容DAC的输出电压信号中仅含有零状态响应,没有零输入响应。在分析中,将每个加权电容-MOS管开关作为一个独立的支路,把二进制数字信号序列作为权电容DAC的输入控制信号,每一个输入数字信号对应于权电容DAC的一个模拟输出电压,且每个输入数字信号保持的时间足以使电路进入稳定状态。由此,建立了一种权电容DAC的完全响应模型,只要二进制数字信号保持的时间足够长,权电容DAC的输出中就不会含有零输入响应分量。这对于分析权电容DAC的各种技术特性具有十分重要的意义。 相似文献
5.
SAR A/D转换器中电容失配问题的分析 总被引:2,自引:0,他引:2
在逐次逼近型(SAR)A/D转换器的设计过程中,电容网络的匹配精度对A/D转换器系统精度有着至关重要的影响。详细推导了电容失配误差与A/D转换器精度的关系表达式,给出了严密的理论证明,为电路设计人员选择工艺、版图方式、电路结构和电容大小提供了有力的理论基础。此论证方式也适用于电阻网络等其他二进制加权网络的精度计算。 相似文献
6.
设计了一种低功耗、中速中精度的单端输入逐次逼近A/D转换器,用于微处理器外围接口。其D/A转换器采用分段电容阵列结构,有利于版图匹配,节省了芯片面积;比较器使用三级前置放大器加锁存器的多级结构,应用了失调校准技术;控制电路协调模拟电路完成逐次逼近的工作过程,并且可以控制整个芯片进入下电模式。整个芯片使用UMC 0.18μm混合模式CMOS工艺设计制造,芯片面积1 400μm×1 030μm。仿真结果显示,设计的逐次逼近A/D转换器可以在2.5 V电压下达到12位精度和1 MS/s采样速率,模拟部分功耗仅为1 mW。 相似文献
7.
一个8位110kSPS逐次逼近型A/D转换器 总被引:1,自引:1,他引:0
探讨和研究逐次逼近型A/D转换器(ADC).理论分析了它的原理和一般结构,给出了一个具体结构的ADC框图和多个具体的子模块电路图;并通过实验仿真,构造了一个分辨率为8位、采样速率达110 kSPS的逐次逼近型ADC,给出了具体的实验仿真结果,以此验证该电路结构的可行性. 相似文献
8.
9.
10.
设计了一款用于汽车电子MCU的轨至轨10位逐次逼近A/D转换器。采用单电容采样的DAC结构,保证A/D转换器的全摆幅输入范围。在后仿真验证中,采用频谱分析方法,标定寄生电容对DAC精度的影响,优化了版图结构。设计了片内低压差线性稳压器,提供稳定的电源电压信号。芯片采用GSMC 0.18μm 1P6M CMOS工艺实现。后仿真结果表明,在1.8V电源电压、51kHz输入信号频率、1MHz时钟频率下,无杂散动态范围(SFDR)为73.596dB,有效位数(ENOB)达到9.78位,整体功耗2.24mW,满足汽车电子MCU的应用需求。 相似文献
11.
12.
13.
14.
通过分析模数转换器电路的工作原理,探讨模拟电路与数字电路设计之间的差别,给出了模拟电路中减少电磁感应的措施,从而提高了AD模数转换器的转换精度,有利于更有效地识别攻击目标。 相似文献
15.
提出了一种新型8位电流模逐次渐近型A/D转换器,采用2ump-阱CMOS工艺参数,PSPICE模拟结果表明:功耗为8mW,转换时间为1us。若改用亚微米工艺,则转换时间还可大大缩短。 相似文献
16.
17.
一种用于高速14位A/D转换器的采样/保持电路 总被引:1,自引:0,他引:1
介绍了一种采用0.35 μm CMOS工艺的开关电容结构采样/保持电路.电路采用差分单位增益结构,通过时序控制,降低了沟道注入电荷的影响;采用折叠共源共栅增益增强结构放大器,获得了要求的增益和带宽.经过电路模拟仿真,采样/保持电路在80 MSPS、输入信号(Vpp)为2 V、电源电压3 V时,最大谐波失真为-90 dB.该电路应用于一款80 MSPS 14位流水线结构A/D转换器.测试结果显示:A/D转换器的DNL为0.8/-0.9 LSB,INL为3.1/-3.7 LSB,SNR为70.2 dB,SFDR为89.3 dB. 相似文献
18.
介绍了一款应用于无线收发系统的12 bit 200 MS/s的A/D转换器(ADC).流水线型模数转换器是从中频采样到高频采样并且具有高精度的典型结构,多个流水线型模数转换器利用时间交织技术合并成一个模数转换器的构想则是复杂结构和能量利用率之间的折中选择.采用了时间交织、流水线和运算放大器共享等技术,既提高了速度和精度,也节省了功耗.同时为了减小时序失配对时间交织流水线ADC性能的影响,提出了一种对时序扭曲不敏感的采样保持电路.采用SMIC 0.13 μm CMOS工艺进行了电路设计,核心电路面积为1.6 mm×1.3 mm.测试结果表明,在采样速率为200 MS/s、模拟输入信号频率为1 MHz时,无杂散动态范围(SFDR)可以达到67.8 dB,信噪失真比(SNDR)为55.7 dB,ADC的品质因子(FoM)为1.07 pJ/conv.,而功耗为107 mW. 相似文献