首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到10条相似文献,搜索用时 15 毫秒
1.
一种L波段的小步进频率合成器   总被引:1,自引:1,他引:1  
胡丽格  杨志国  闵洁 《无线电工程》2007,37(6):60-61,64
详细分析了直接数字合成(DDS)和锁相环(PLL)的基本原理、特点及相位噪声特性。将DDS与PLL技术结合,取长补短,可以在不降低杂散性能要求的前提下实现小步进的频率合成器。在此基础上提出了一种DDS+PLL+混频的L波段小步进频率合成器的实现方案。根据方案,选择DDS芯片AD9850和PLL芯片ADF4112来搭建电路。给出了试验测试结果。测试结果表明,在L波段实现了相位噪声-94dBc/Hz@1kHz,杂散抑制-60dBc,频率步进1kHz,验证了该方案的可行性。  相似文献   

2.
蒋涛  张建刚 《压电与声光》2016,38(2):189-191
讨论了一种杂散抑制高,频率步进小及相位噪声低的频率合成器的设计方法。设计采用混合式频率合成技术,研制实现了S波段频率合成器,实验结果表明,该频率合成器输出信号频率步进100 Hz,相位噪声优于-115dBc/Hz@10kHz,杂散抑制大于80dBc,跳频时间140μs。  相似文献   

3.
结合数字式频率合成器(DDS)和集成锁相环(PLL)各自的优点,研制并设计了以DDS芯片AD9851和集成锁相芯片ADF4112、4106构建的高分辨率、低杂散、宽频段频率合成器,并对该频率合成器进行了分析、仿真和试验,从仿真和实际测试结果看,该频率合成器达到了设计目标。该频率合成器能在L波段上实现每赫兹频率步进,相位噪声能满足-73dBc/Hz@1kHz、-83dBc/Hz@10kHz、93dBc/Hz@10kHz,杂散优于-60dBc,频率转换速度优于为50μs。  相似文献   

4.
一种S频段高性能频率合成器的设计与实现   总被引:2,自引:0,他引:2  
设计了一种高性能频率合成器,采用直接数字合成(DDS)与直接模拟合成相结合的方式,实现了S频段1 Hz细步进输出,频率捷变时间小于800 ns,并达到杂散抑制优于-65 dBc、相位噪声优于-115 dBc/Hz偏离载频1 kHz处的高性能指标.  相似文献   

5.
文章采用DDS驱动PLL的方式,实现了一种能完全覆盖Ku波段的宽带小步进低相位噪声低杂散频率合成器的设计,同时对DDS PLL频率合成器的输出特性进行了理论分析,并通过实验进行了验证.最终我们研制出了输出频率为12-18GHz的频综系统,步进为1MHz,相位噪声优于-90 dBc/Hz@10kHz,杂散优于-50dBc.  相似文献   

6.
提出了一种实现宽覆盖、低相位噪声、低杂散的频率合成方法.该方法采用双锁相环切换加直接倍频的模式,实现了3~16 GHz的频率合成器.实验结果表明,该方法简洁易行,所实现的系统达到了较好的技术指标:全频段输出信号步进20 MHz时,相噪均在-83 dBc/Hz@10kHz以下,杂散在-60 dBc以下,输出功率在10 dBm以上.该方案为实现高性能的超宽覆盖小步进频率合成器提供了一个有效的方法.  相似文献   

7.
针对小数分频锁相的整数边带杂散问题提出了一种基于双环系统的细步进频率合成方法。根据变参考抑制小数分频整数边带杂散的工作原理,采用一级整数分频锁相环与一级小数分频锁相环级联的方法共同构成细步进频率合成系统,通过软件算法调整第一级锁相环的N分频值和M参数,最终实现全频段杂散指标最优。结果表明,根据该方法设计的宽带(带宽为4~8 GHz)、细步进(1 kHz)的频率合成器,其实测杂散优于75 dBc,相位噪声在1 kHz处优于-96 dBc/Hz,跳频时间小于47 μs  相似文献   

8.
基于相位噪声特性,对数字锁相式频率合成器进行了研究和分析。在对比传统单环锁相技术的基础上,介绍了一种双环技术的X波段低相噪锁相式频率合成器。在满足小频率步进、低杂散的情况下,设计所得到的X波段频率合成器其绝对相位噪声≤-100 dBc/Hz@1 kHz。  相似文献   

9.
史飞  喻洪麟 《半导体技术》2003,28(11):64-67
介绍了一种采用MC145152实现的数字锁相环频率合成器,其输出频率范围为1420~1920MHz,频率步进为200kHz,相位噪声小于-90dBc/Hz,杂散抑制优于60dB,输出功率P0≥10dBm。该频率合成器在TCL-376型接力机上得以成功运用,运行稳定、可靠。  相似文献   

10.
基于DDS激励PLL宽带低杂散频率合成器   总被引:1,自引:0,他引:1       下载免费PDF全文
在微波频段,为了实现小步进、低相噪的宽带频率合成器,常采用直接数字合成(DDS)激励锁相环(PLL)的方式,但要同时实现低杂散(特别是近端杂散)则相对困难。本文基于 DDS 低杂散技术进行了研究,并介绍一种改进的基于 DDS激励 PLL技术实现的宽带频率合成器,可有效改善杂散抑制指标。设计所得到频率合成器频率范围为4 GHz~8 GHz,步进为100 kHz,杂散抑制指标可以满足全频段≤-70 dBc。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号