遥控副载波信号的软件解调方法

介绍了一种适合于突发模式下的PSK信号遥控副载波解调方法,其目的是对于突发副载波信号接收时实现快速可靠的捕获,并进行载波同步和位定时同步。文中设计的解调器是有别于传统解调器的全数字接收解调器,利用软件无线电的思想用软件方法实现解调,介绍的Viterbi载波同步算法和Gardner位定时同步算法结构简单,易于利用数字硬件实现,仿真结果也验证了此解调算法的可行性和有效性。     

PSK解码同步电路的改进与实现

PSK解调器是航天测量船船载遥测终端遥测解调单元的重要组成部分,该解调器中的码同步电路是实现遥测正常解调的基础。目前船载遥测终端PSK解调电路仍然采用数字锁相环技术。这里探讨采用一冲新型电路代替数字锁相环,以提高电路对码同步的提取性能。并通过理论分析证明,新的改进方案优化了PSK解码同步电路的性能,提高了精度,扩展了带宽,缩短了时间,增强了可靠性。     

卫星信号全数字解调器的研制

全数字解调是当前数字传输领域的应用热点。本文首先对全数字解调器的概念和特点、载波和定量同步算法进行了概述,然后针对一种QPSK调制方式的卫星信号,设计并实现了零中频结构的全数字解调器。     

基于DTTL算法的8PSK符号定时恢复技术

本文阐述了DTTL全数字符号定时恢复算法在8PSK解调系统中的实现。文中结合8PSK解调系统,对DTTL算法中插值器、定时误差检测器、环路滤波器以及数控振荡器等进行了详细的分析。系统仿真显示了该算法稳定的跟踪性能。     

PSK信号解调基带技术的工程实现

PSK调制解调器是卫星通信的重要设备,在调制解调器中解调基带算法与工程实现一直是国内研究的重点与难点。主要介绍解调基带部分应用的一些技术和算法,重点对解调器中误差估计的算法进行分析,并提出了1种时钟定时环路的实现方案,以及1种载波锁定检测方法。该方案已经在中、高速调制解调器中经过验证并得到应用。     

8PSK全数字解调技术的实现

实现了直接中频采样、数字下变频的8PSK全数字解调,分析了数字下变频、时钟恢复、载波恢复等模块的实现原理及方法。在Altera公司的QuartusⅡ环境下,用VHDL语言实现了8PSK全数字解调系统设计。最后在PCB板上利用Stratix Ⅱ芯片实现,并结合8PSK调制器进行功能验证,得到满意的结果。     

基于DTTL算法的8PSK符号定时恢复技术

本文阐述了DTTL全数字符号定时恢复算法在8PSK评调系统中的实现，文中结合8PSK解调系统，对DTTL算法中插值器、定时误差检测器、环路滤波器以及数控振荡器等进行了详细的分析。系统仿真显示了该算法稳定的跟踪性能。     

全数字高速OQPSK信号解调技术分析

根据某侦察接收机的需要,基于软件无线电设计思想,分析了影响解调性能的主要因素以及解决方法,提出了一种偏移正交相移键控(OQPSK)解调器的全数字实现结构。介绍了数字下变频滤波抽取、符号同步和载波同步等模块的详细设计与实现。解调器结构简单,具有高度的稳定性、灵活性和可扩展空间,可以应用于通信、侦察接收机中。     

测控链路中高速OQPSK解调技术分析

根据实际工程需要,基于软件无线电的设计思想,分析了影响测控链路中解调性能的主要因素,提出了一种符号定时同步选用前馈式同步算法,载波同步选用反馈闭环结构的OQPSK解调器的实现结构。介绍了滤波抽取及复数下变频、符号定时同步和载波同步的详细设计与实现方法。通过将2.5⁸0 Msps的信号解调实测,并与理论数值对比,实测结果比理论值恶化少于1 dB。OQPSK解调器结构简单,具有高度的稳定性、灵活性和可扩展性等。     

一种全数字化32APSK高速解调器实现方案

针对我国高分辨率遥感卫星超高速数据的传输需求,提出一种速率高达3 Gb/s的全数字化32APSK高速解调器实现方案。方案根据32APSK调制体制星座映射特征,对传统的四相松尾环进行改进,通过引入量化判决模块筛选出32APSK星座图中对称相位线上的点,设计了一种适用于32APSK的四相松尾环载波同步算法。通过搭建基于大规模FPGA+DSP的可编程硬件平台进行了算法验证和解调器解调性能测试,测试结果表明,高速解调器在32APSK调制模式下的解调损失小于2 dB,满足实际工程需要。     

遥控副载波数字化解调器技术研究

介绍低码速率下的PSK遥控副载波实现快速可靠捕获并进行载波同步与位同步的数字化解调方法.给出了数字化解调原理、载波同步、位同步方法并给出仿真,结果具有一定的参考价值.     

基于FPGA的直扩信号同步设计与实现

根据解调器的需要,基于软件无线电设计思想,设计了一种采用串并结合的全数字超前—滞后环路,实现了伪码快速同步、全数字点叉积锁频环和松尾锁相环,实现快速载波频率相位同步的技术方案,介绍了伪码同步和载波同步电路的工作原理与实现结构。采用此同步系统设计的解调器结构简单、性能稳定,可通过软件升级进行功能扩展,可以应用到多种通信和侦察接收机中。     

基于FPGA的8PSK软解调的研究与实现

首先分析了8PSK的软解调原理,针对最优的对数似然比（LLR）运算复杂度较高的特点,选用了相对简化的最大值（MAX）算法作为可编程逻辑门阵列（FGPA）硬件平台实现方案。随后,通过QUARTUS II仿真平台对8PSK软解调器进行了硬件描述语言（VHDL）的设计实现和功能仿真,并通过与LDPC译码模块级联在Altera公司的Stratix II系列FPGA芯片上完成最终测试。通过与MATLAB仿真结果进行比较,验证上述简化8PSK软解调器设计的正确性和可行性。     

采用前馈定时同步的解调器设计与实现

无人机数据链系统中的解调器常用反馈结构实现定时同步,而无人机起降阶段多径十分严重,采用反馈定时同步的解调器工作不稳定。针对这个问题,分析比较了反馈式和前馈式2种定时同步方法的原理,选择前馈式定时同步方法设计实现了一种用于无人机起降阶段的解调器;介绍了前馈式定时同步的算法选择和参数设计过程,并阐述了解调器的工作原理和硬件组成。经测试和实际工程验证,解调效果良好。