基于帧频信号的图像存储时序控制方法

针对长时间服役光学设备图像存储系统性能退化和可靠性降低的问题,设计了新的图像存储系统结构。提出了一种基于帧频信号的时序控制方法,以帧频信号为基准驱动系统软硬件工作,结合秒信号、帧频信号与串口时间生成绝对时间,实现了四路独立数据流的同步采集,通过两级缓存机制保证数据采集-打包-存储之间的速率冗余匹配,对图像转移时间误差进行了修正。检测结果表明,系统时序得到了有效控制,长时间采集存储数据稳定可靠不丢帧,时间同步精度优于1ms。     

基于FPGA的高帧频面阵CCD驱动控制设计

针对面阵CCD KAI-1020在高帧频工作模式下的驱动要求,以FPGA作为控制单元及时序发生器,完成CCD高帧频工作模式下的硬件及软件设计,仿真验证了驱动时序的正确性,完成了硬件电路的调试与试验。成像实验表明,该设计满足了CCD KAI-1020在双端口输出模式下成像的各种驱动控制功能,图像分辨率为1 000×1 000,帧频达到48 f/s。     

高帧频CCD驱动电路设计

为了实现由Kodak KAI0340D CCD（Charge Coupled Device）组成的新型图像采集系统,需要设计专门的CCD时序驱动电路。使用Xilinx Spartan3AN FPGA（Field Programmable Gate Arrays）设计时序产生电路,经过驱动芯片MAX4426和ISL55110驱动,再经过箝位电路箝位,得到了满足CCD要求幅度和时序的驱动信号。经实验验证该方法产生了满足CCD要求的驱动时序,实际测试时CCD帧频达到了205.6frame/s。     

高速图像传感器VCCD512H驱动时序设计

介绍了一种面阵CCD图像传感器VCCD512H,分析了其驱动时序信号,选用复杂可编程逻辑器件(CPLD)作为硬件设计平台,使用原理图和可视化硬件描述语言(VHDL)相结合的方法设计了其驱动时序,针对Xilinx公司的可编程逻辑器件XC9572进行适配,采用EDA软件对所设计的时序进行了仿真.仿真结果表明,该驱动时序的设计是正确的,可以满足CCD工作驱动要求.     

CPLD在CCD图像采集系统中的应用

介绍一种利用复杂可编程逻辑器件（CPLD）来设计CCD图像传感器驱动时序和嵌入式图像采集系统控制逻辑时序的方法;分析TC237B图像传感器和VSP2210CCD信号专用处理芯片的时序;结合状态机的设计给出部分驱动电路的VHDL源代码描述和功能仿真波形;验证CPLD技术在嵌入式图像采集系统中的可行性。     

基于FPGA的TDI-CCD时序电路的设计

为解决TDI-CCD作为遥感相机的图像传感器在使用中所面临的时序电路设计问题,文中较为详细地介绍了TDI-CCD的结构和工作原理,并根据工程项目所使用的IL-E2TDI-CCD的特性,设计了一种基于现场可编程门阵列(FPGA)的TDI-CCD时序电路,其驱动时序使用标准的硬件描述语言VHDL编写,时序仿真的波形效果相当理想。工程应用的结果表明,该设计具有一定的先进性和实用性。     

线阵CCD光谱测量系统的驱动电路设计

以ILX554B线阵CCD为例,分析了该电荷耦合器件的工作原理及驱动时序,介绍一种线阵CCD光谱测量系统的驱动电路的设计方法。设计主要内容包括ILX554B线阵CCD驱动电路和输出信号处理电路。结果表明,各项参数及指标均符合实际工作需要。此设计发挥了单片机的优势,使驱动具有方便、灵活、可靠性高、成本低等优点,能够满足ILX554B芯片多路驱动时序的要求,已用于CCD荧光光谱测量系统中。     

高速图像传感器CCD60驱动电路设计

提供了一种高速EMCCD图像传感器CCD60时序驱动电路的设计方法.采用CPLD进行时序逻辑设计,利用DS0026集成器件对标准时钟进行电平转换,分立电路对快速高压(电子增益)时钟进行电平转换.从而建立EMCCD工作环境.所建立的驱动电路能够输出电压范围为0-50 V,最高频率20 MHz的时钟信号,实现了电子增益的效果.本设计方法建立的驱动电路已经成功应用于1000 frame/s CCD60高帧频摄像机设计中.     

高分辨高灵敏度CCD图像传感器驱动时序设计

在分析面阵CCD图像传感器结构和驱动时序基础上,针对高分辨率高灵敏度ICX694ALG大面阵CCD图像传感器,研究其驱动时序发生器;以现场可编程门阵列(FPGA)作为硬件平台,通过Verilog HDL硬件描述语言对该驱动时序发生器进行了硬件描述,采用ISE软件进行功能仿真,并针对XILINX公司的可编程逻辑器件XC3S1000进行了硬件适配;仿真测试表明,FPGA驱动时序发生器能够满足高分辨高灵敏ICX694ALG大面阵CCD图像传感器驱动要求,达到了设计要求。     

TDI CCD驱动时序的研究及CPLD实现

TDI CCD（Time Delay Integration Charge Coupled Device,TDI CCD）相机具有低噪声、高灵敏度、高量子效益、高分辨率、线性度好、动态范围大等特点,在实际应用中具有广阔的前景。采用IL-E2线阵TDI CCD芯片,通过分析其结构及时序要求,提出了一种基于CPLD的IL-E2线阵TDI CCD的驱动电路设计方案。并在QuartusⅡ7.0上利用Verilog HDL硬件描述语言设计了其驱动时序逻辑。最后通过实验验证本驱动时序发生器能够使TDI CCD清晰成像。     

高速数字电路互连时序模型与布线长度分析

介绍了高速数字电路器件的通用互连时序模型,基于模型给出了时序公式。对常用高速接口MII、RMII、RGMII和SPI给出了基于公式和理论的实例分析,通过分析得出电路板设计布线长度关系。介绍的时序模型和分析方法,为电路设计人员提供了有效的分析方法,避免进入高速电路走线一定要等长这种认识误区,有助于在工程实践中,提升布线设计成功率、找出故障原因并加速电路设计进程。     

双积分CMOS图像传感器时序控制电路研究

用简单的模拟电路实现双积分技术可以大幅地提高CMOS图像传感器的动态范围.采用列共用采样保持电路的双积分电路和一次采样技术像素相同,仅增加了面积很小的处理电路,在分析该结构工作原理的基础上,提出了高效的时序控制方法.该算法优化了长积分、短积分和信号处理的时序分配,获得了较高的帧频.该算法用可综合的Verilog语言实现,功能仿真和FPGA验证,结果证明了可行性.     

高速IC设计技术

本文叙述了实现高速ＩＣ的设计技术，包括延时分析技术，高层次综合，逻辑综合延时优化技术，延时优化驱动布局与总体布线技术，控制时钟偏差技术以及各种技术的结合应用等。它覆盖了这一领域的前沿动态。     

基于模式化压缩感知的帧定时同步研究

作为数据检测的必要前提,帧定时同步一直是通信领域的研究热点与难点。然而,现有非压缩感知帧同步方法必须满足奈奎斯特速率,导致过度功耗以及模拟-数字转换器（Analog-to-Digital Converter,ADC）设计难度;而采用压缩感知（Compressed Sensing,CS）帧同步方法的正确同步性能有待进一步提高。为此,将模式化压缩感知（Model-based Compressed Sensing）技术引入到帧定时同步中,提出了一种基于模式化压缩的采样匹配追踪（Compressive Sampling Matching Pursuit,CoSaMP）方法,用以重构压缩采样下的同步度量并完成帧同步。分析与仿真结果表明,相对于现已有的基于CS的帧定时同步方法,提出方法改善了帧定时同步的正确同步概率。     

移动环境下OFDM系统定时同步算法

针对移动环境TOFDM系统的定时同步问题,提出了一种解决算法。该算法基于0FDM系统的Preamble实现,包括定时捕获与定时跟踪两部分。同时,在考虑符号定时误差和样值定时误差的条件下,建立了OFDM系统的数学模型,分析了两种定时误差对系统接收性能的影响。最后阐述了定时同步算法的实施流程,给出了一种同步捕获位置和跟踪位置的判决方法,分析了门限值的设定对算法锁定精度的影响。仿真结果表明,所提出的定时同步算法具有同步精度高和易于实现的特点。     

High‐speed pixel circuits for large‐sized 3‐D AMOLED displays

Abstract— Large‐sized active‐matrix organic light‐emitting diode (AMOLED) displays require high‐frame‐rate driving technology to achieve high‐quality 3‐D images. However, higher‐frame‐rate driving decreases the time available for compensating Vth in the pixel circuit. Therefore, a new method needs to be developed to compensate the pixel circuit in a shorter time interval. In this work, image quality of a 14‐in. quarter full‐high‐definition (qFHD) AMOLED driven at a frame rate of over 240 Hz was investigated. It was found that image degradation is related to the time available for compensation of the driving TFT threshold voltage. To solve this problem, novel AMOLED pixel circuits for high‐speed operation are proposed to compensate threshold‐voltage variation at frame rates above 240 Hz. When Vth is varied over ±1.0 V, conventional pixel circuits showed current deviations of 22.8 and 39.8% at 240 and 480 Hz, respectively, while the new pixel circuits showed deviations of only 2.6 and 5.4%.     

通用GPS授时同步监控系统的设计与实现

基于GPS授时以其精度高、受干扰小、实时等优点和诸多应用领域对时间同步的高精确度要求,重点研究了全球定位系统的授时原理、方法和实现机制,并以城灯、电力、通信、航运等应用领域时间自动监控系统开发为背景,设计实现了一个完整的基于GPS授时同步授时监控系统.该系统的设计思想、实现技术和方法具有广泛的应用价值和很好的借鉴作用.     

CCD时序驱动电路的设计

针对L3Vision CCD图像传感器,提出了时序驱动电路的设计方法.在分析CCD时序工作原理的基础之上,采用CCD驱动芯片EL7212和EL7155,完成了成像区、存储区和水平读出寄存器所需时序驱动电路的设计.仿真与实验结果表明:所提出的方法完全满足CCD各项驱动时序的要求.