专用指令集安全处理器设计与VLSI实现

专用指令集处理器（ASIP）结合了ASIC协处理器的高效性与通用处理器的灵活性,在信息安全领域具有广泛的应用前景.本文针对RSA/ECC密码算法,提出了一种专用指令集安全处理器的设计与VLSI实现方案.本文的ASIP基于32位RISC架构,通过采用专用的指令集和特殊的运算单元,以较小的软硬件代价实现了密码算法的高效运算.本设计采用TSMC0.25μm标准CMOS工艺综合,核心电路等效门为28K,最高时钟频率可达到150MHz,完成一次1024位RSA算法仅需200毫秒.     

面向无线局域网安全领域的片上网络多核架构

在计算机系统和通信网络中,安全协议和密码算法用于保护敏感信息,但如何快速计算上述协议和算法成为难题。为此,提出一种面向无线局域网安全领域的片上网络多核架构。该片上网络架构包括4个类MIPS的精简指令集处理器和12个面向安全领域的专用指 令集处理器(ASIP)。每个ASIP中含有一个改进的并行查找表用来加速高级加密标准算法。该架构凭借任务并行能够获得较高的计数器模式密码块链消息完整码协议吞吐率。在SMIC 0.13 μm标准CMOS工艺下,实现该架构需要约308万等效门。实验结果表明,该系统的最大工作频率为84 MHz,能获得787 Mb/s的吞吐率。     

对称密码处理结构的研究与设计

针对密码处理领域广泛应用的分组密码算法和单向散列算法研究支持多种算法的密码处理结构.在对多种密码算法的结构和操作特点进行详细分析的基础上提出并实现了能够对多种密码算法提供加速支持的对称密码处理结构(CryptoPro).评估了分组密码算法和单向散列算法在CryptoPro上运行的性能,并与国外类似的密码处理结构进行了比较.评估结果说明CryptoPro既能保证各类密码算法应用的灵活性又能达到较高的性能.     

可重构分组密码处理结构模型研究与设计

随着信息技术的发展和网络规模不断扩大,网络通信等应用对数据加解密处理提出了更高的要求,可重构计算是将可重构硬件处理单元和软件可编程处理器结合的计算系统.因此采用可重构计算技术来设计密码处理系统,使同一硬件能够高效灵活地支持密码应用领域内的多种算法.同时满足了密码处理对性能和灵活性的要求,提高了密码系统的安全性.论文在分析分组密码算法处理结构的基础上,结合了可重构结构的设计思想和方法,提出了一种可重构密码处理结构模型RCPA,并基于该模型实现了一款验证原型.原型在FPGA上成功进行了验证测试并在0.18μm CMOS工艺标准单元库下进行逻辑综合以及布局布线.实验结果表明,在RCPA验证原型上执行的分组密码算法都可达到较高的性能,其密码处理性能与通用高性能微处理器处理性能相比提高了10～20倍;与其他一些专用可重构密码处理结构处理性能相比提高了1.1～5.1倍.结果说明研究的RCPA模型既能保证分组密码算法应用的灵活性又能够达到较高的性能.     

RISC结构微处理器专用存储单元的研究与实现

分析了RISC微处理器结构的特点。针对分组密码的操作特征在RISC结构密码专用微处理器中增加专用存储单元,用来专门存储密码运算的相关数据,同时扩展了指令集,极大地减少了执行密码算法时的指令条数,提高了密码运算效率,增强了其处理性能。     

基于流密码的可重构处理结构及其专用指令集研究

在对多种流密码算法生成结构进行分析的基础上,提出一种基于流密码的可重构处理结构,并在总结重构流密码算法使用频率较高的基本操作类型的基础上,为该流密码可重构处理结构设计了一种专用指令集。描述了指令的具体格式,并对指令性能进行了评估。结果表明,该指令集作用在该流密码可重构结构上可灵活高效地实现多种流密码算法。     

一种基于BENES网络的可重构比特置换系统设计

采用ATM交换机中的BENES网络,提出了一种简洁正确的寻径算法,在可重构密码芯片上实现比特置换功能单元,能够完成N！种N到N的任意比特置换。该方法可以支持新的密码算法,加速分组密码,减少资源占用。     

基于密码逻辑阵列的分组密码高能效映射方法

分组密码是应用最为广泛的密码体制之一,密码逻辑阵列实现分组密码算法的方式兼具灵活度和高性能。基于项目组设计的密码逻辑阵列结构,分析分组密码的基本特征,在此基础上提出了分组密码在阵列上高能效映射的模型和基本原则,减少了映射消耗的计算资源和互连资源,通过循环并行映射方式加速密码处理,论述了典型分组密码算法的映射方法。在阵列芯片上对映射结果进行实测分析,其AES算法处理能效为9.54 Mbps/mW,相较于其他密码处理结构有着明显能效优势,结果表明本文提出的映射方法在分组密码处理上具有较好的能效特性。     

面向特定应用的计算加速器虚拟化

近年来,专用指令集处理器(application specific instruction set processor,ASIP)在嵌入式系统中得到了越来越广泛的应用.这些ASIP提供了面向某个领域定制硬件计算加速器的功能.通过利用加速器提供的扩展指令,可以大幅提升ASIP面向领域的处理能力.然而,这些计算加速器只能加速那些在编译时加入了扩展指令的应用程序.对于在编译时没有加入扩展指令的应用而言,得不到任何性能提升.利用软件动态二进制翻译来解决这一问题,即将计算加速器虚拟化.与传统的静态编译方法所不同的是,以动态虚拟化方式利用计算加速器面临许多新的问题.针对这些问题,提出了一系列解决方法,并用实验加以验证.     

分组密码对称置换算法设计

证明了对称置换的圈结构与计数,提出并设计了一种以特定对称结构作为分组密码算法的置换部分,以减小加密算法硬件空间,提高加/解密速度。指出了分组密码的多次迭代使对称置换结构复杂化,可以选择对称置换作为分组密码算法的扩散部分来设计。     

An instruction-level distributed processor for symmetric-key cryptography

Efficient implementation of block ciphers is critical toward achieving both high security and high-speed processing. Numerous block ciphers have been proposed and implemented, using a wide and varied range of functional operations. Existing architectures such as microcontrollers do not provide this broad range of support. Therefore, we will present a hardware architecture that achieves efficient block cipher implementation while maintaining flexibility through reconfiguration. In an effort to achieve such a hardware architecture, a study of a wide range of block ciphers was undertaken to develop an understanding of the functional requirements of each algorithm. This study led to the development of COBRA, a reconfigurable architecture for the efficient implementation of block ciphers. A detailed discussion of the top-level architecture, interconnection scheme, and underlying elements of the architecture will be provided. System configuration and on-the-fly reconfiguration will be analyzed, and from this analysis, it will be demonstrated that the COBRA architecture satisfies the requirements for achieving efficient implementation of a wide range of block ciphers that meet the 622 Mbps ATM network encryption throughput requirement.     

可重构密码处理结构中重构机制及对性能的影响

重构机制对可重构密码处理系统的性能有着重要的影响,该文从全局、局部、静态、动态几方面提出了流水化可重构密码处理结构中重构机制的分类,给出了各种机制的吞吐率和延迟公式,并分析了几种机制的性能和实现代价,最后给出了在采用局部动态重构机制的可重构密码处理结构中密码处理的性能。     

集成随机置乱和环论的图形图像公钥加密技术

图形图像中信息量庞大、存在数据冗余,为了发挥公钥加密的优势,实施高效率的公钥加密解密,提出基于三维随机矩阵变换和Gray置乱变换的2类置乱变换技术.对于N阶图形图像密钥空间至少为N6;结合改良的NTRU公钥密码技术,建立了一种新型的图形图像公钥密码体制.该密码体制加密解密变换的时间复杂度低,能达到抵御选择明文等攻击的安全性.在此基础上,开发了一套数字多媒体随机置乱公钥加密系统.数值仿真实验表明:该系统可以对bmp,png,pcx等格式的数字图形图像,wav,au等格式的数字音频,dat,txt等格式的数字文本进行快速安全的公钥加密,且密文可保持原来的多媒体格式.     

TRESC: Towards redesigning existing symmetric ciphers

Recently, the security of existing symmetric cryptographic algorithms and protocols has been threatened by new performance challenges and vulnerabilities. In this paper, we propose a dynamic key-dependent approach, ”TRESC”, to make existing symmetric ciphers more efficient and robust. This can be done by using dynamic substitution and permutation primitives to reduce the number of rounds while providing better resistance against cryptanalysis and implementation attacks. In this paper, the Key Setup Algorithm (KSA) of Rivest Cipher 4 (RC4) and its modified variants are applied for the construction of these dynamic key-dependent substitution and permutation primitives. The selection of the RC4-KSA is due to its lightweight implementation since it requires simple permutation operation with minimal overhead. The proposed dynamic cryptographic solution can be integrated in any existing symmetric cipher such as Advanced Encryption Standard (AES), SIMON and SPECK. The security and performance analysis show the robustness and effectiveness of the proposed solution, which strikes a good balance between the required security level and system performance.     

AES和Camellia算法的可重构硬件实现

AES算法和Camellia算法是应用最广泛的分组密码算法,其可重构性和高速实现具有重要的理论意义和实用价值。在对算法原理进行分析的基础上,研究AES和Camellia算法的可重构性,基于S盒变换,利用并行处理和重构技术,给出它们的可重构体系结构,并在此基础上高速实现了AES、Camellia算法。实验结果表明,采用该设计方案,算法实现速度快,电路资源开销小。     

On the use of recurrent neural networks to design symmetric ciphers

In this article, we describe an innovative form of cipher design based on the use of recurrent neural networks. The well-known characteristics of neural networks, such as parallel distributed structure, high computational power, ability to learn and represent knowledge as a black box, are successfully applied to cryptography. The proposed cipher has a relatively simple architecture and, by incorporating neural networks, it releases the constraint on the length of the secret key. The design of the symmetric cipher is described in detail and its security is analyzed. The cipher is robust in resisting different cryptanalysis attacks and provides efficient data integrity and authentication services. Simulation results are presented to validate the effectiveness of the proposed cipher design.     

可重构密码协处理器的概念及其设计原理

提出了可重构密码协处理器的概念并论述了其设计原理。所谓可重构密码协处理器实际上是一个其内部逻辑电路结构和功能可被灵活改变的密码处理单元,它能够在主处理器的控制和驱动下灵活、快速地实现多种不同的密码操作,以便适应不同密码算法的需求。基于可重构密码协处理器的可重构密码系统具有灵活、快速、安全的特点,在保密通讯和网络安全等领域中具有良好的应用前景。     

基于可重构S盒的常用分组密码算法的高速实现

DES、3DES和AES是应用最广泛的分组密码算法，其可重构性和高速实现对可重构密码芯片的设计具有重要影响。该文分析了这3种算法的高速硬件实现，利用流水线、并行处理和重构的相关技术，提出了一种可重构S盒（RC-S）的结构，并在此基础上高速实现了DES、3DES和AES。基于RC-S实现的DES、3DES和AES吞吐率分别可达到7Gbps、2．3Gbps和1．4Gbps，工作时钟为110MHz。与其它同类设计相比，该文的设计在处理速度上有明显优势。     

配置流驱动计算体系结构指导下的ASIP设计

为了兼顾嵌入式处理器设计中的灵活性与高效性,提出配置流驱动计算体系结构.在体系结构设计中将软/硬件界面下移,使功能单元之间的互连网络对编译器可见,并由编译器来完成传输路由,从而支持复杂但更为高效的互连网络.在该体系结构指导下,提出一种支持段式可重构互连网络的专用指令集处理器(ASIP)设计方法.该方法应用到密码领域的3类ASIP设计中表明,与简单总线互连相比,在不影响性能的前提下,可平均节约53%的互连功耗和38.7%的总线数量,从而达到减少总线数量、降低互连功耗的目的.     

传输触发体系结构指导下的ASIP自动生成

提出传输触发体系结构（TTA）指导下的专用指令集处理器自动生成方法,可有效地解决指令集生成、可重定向编译和微结构设计等问题. TTA只包括一种指令即传输指令,避免了指令集生成的问题;在该方法的软件工具链中,语义翻译和调度相互独立,调度器无需关心语义,解决了可重定向编译的问题;微结构设计遵循统一模板,其寄存器传输级描述可自动生成.另外,针对应用的性能优化与连接优化过程是自动完成的.在密码算法领域的应用验证了该方法的有效性.