基于Testbench的FPGA实物自动化测试环境设计

针对FPGA软件测试过程中仿真测试和实物测试的不足,提出了一种基于仿真测试用例的实物自动化测试环境,将用于仿真测试的Testbench进行解析处理,形成能够用于FPGA实物测试的传输信号,通过执行器将此信号转换为作用于被测FPGA芯片的实际信号,并采集被测FPGA芯片的响应,实现对FPGA的实物自动化测试。采用实物自动化测试环境验证平台对设计架构进行了验证,取得了良好的效果。     

一种1750A指令集仿真软核设计与验证

MIL-STD-1750A指令集是星载弹载计算机常用指令集之一,为实现该类指令集CPU+FPGA的通用性验证,实现安全性、强度、单粒子翻转等异常测试,满足测试覆盖率要求,保证星载弹载计算机系统可靠性,提出了一种CPU+FPGA的仿真模型搭建方法,利用如中断和故障处理机制的实现、浮点运算单元设计方式、异常注入机制设计以及图形控制界面等关键技术,实现了一种精简1750A仿真软核。实验证明,利用该仿真软核设计的CPU+FPGA的仿真模型平台,可极大提高1750系列CPU相关接口的FPGA产品的验证效率和可靠性,也为后续星载弹载软件的测试提供了一套故障注入方便、故障定位清晰的测试平台。     

基于AD9129的宽带信号源设计

针对电子战中雷达对高抗干扰性和高分辨率的需求,设计了具有大带宽、高频率的宽带雷达信号源。以FPGA为核心,采用面积换速度的思想,在FPGA中设计了多个信号生成单元,以这些单元产生多路参数相关的信号,通过多路并串转换合成一路高频信号,结合一片采样率高达2.85 GS/s的高速D/A芯片进行数模转换,完成了宽带信号源的设计。通过MATLAB仿真,验证了该方法的有效性,最后利用频谱仪测试了信号源的性能指标,实测表明该信号源输出频率范围介于DC~1 000 MHz,整体设计符合雷达应用需求。     

基于FPGA的SPI通讯接口设计

文章介绍基于FPGA的SPI通讯接口设计,采用Verilog硬件描述语言编程,用综合工具Synplify对设计进行综合,用Model Sim进行时序仿真测试,最后在FPGA上实现完成。     

应用Textio和Matlab进行数字系统仿真

在基于FPGA的复杂数字系统仿真测试中，设计者常常面临各种挑战。以数字图像处理系统的仿真为例，如果采用完备性仿真测试方法，那么测试矢量的数量将是非常巨大的；而如果采用常规方法，则不仅效率不高，甚至可能无法达到仿真测试的目的。针对这个难题，讨论了一种进行仿真测试的新方法，该方法应用TEXTIO和Matlab来辅助仿真测试过程，使问题得到较好地解决。并且以电视图像实时多目标捕获单元的仿真测试为例，对这个新方法给予全面、细致地讨论。     

基于FPGA的云闪时差定位同源脉冲匹配算法实现

针对甚高频(VHF)云闪时差法雷电定位同源脉冲匹配难点,提出了用FPGA实现相关性判断的同源脉冲算法设计思路。为提升系统性能、适应云闪甚高频信号的处理需求,采用了改进的算法并用实测数据在MATLAB、FPGA上对算法进行验证,设计完成了云闪波形同源脉冲匹配算法在FPGA上的实现。系统通过了Modelsim的仿真验证并在DE2平台上完成了硬件测试。设计共消耗了3 499个逻辑单元,最高处理速度可达98.07 MHz,满足了实际应用的要求。     

基于微波扰动技术的亚硝酸盐浓度自动监测系统

本文设计了TM010模式的微波谐振腔测量亚硝酸盐溶液的浓度。采用有限元法进行仿真优化得到腔体的结构参数。基于微波微扰理论和实验测量,建立谐振频率与亚硝酸盐溶液浓度的数学模型。配置了九组亚硝酸钠溶液进行测量。设计了一种使用FPGA(Field programmable gate array)作为主控单元的测量系统,实现自动检测的目的,并与微波矢量网络分析仪(vector network analyzer,VNA)的测试结果进行比较。研究表明,实验测量结果与数学模型的计算值基本一致。FPGA电路系统的测试结果与VNA系统的测试结果的相对误差为6.58%,二者对NaCl溶液的测试结果的相对误差为3.35%,该结果表明所设计的FPGA电路系统能够实现自动连续监测亚硝酸盐等物质含量的功能。     

NIC芯片中ASF单元的实现

ASF技术提供了一种通过网络对计算机系统远程监控和故障告警的标准方法。本文介绍了一种NIC芯片中内嵌的ASF单元的设计方案。该设计采用FPGA实现并进行了仿真。本文给出了部分仿真结果。     

基于FPGA控制的双有源桥DC-DC变换器仿真实验平台设计

介绍了一种基于FPGA控制的逆变器仿真实验平台设计。该设计运用半实物仿真技术,在FPGA中虚拟出双有源桥DC-DC变换器（DAB）有关的实验平台,由FPGA、DSP和上位机三部分组成。FPGA采用SparkRoad FPGA,用来在内部虚拟出一个DAB变换器电路,接收控制器发来的信号,处理仿真器内部信息,最后将结果上传至上位机系统;DSP采用TMS320F28335,用来产生模拟DAB变换器电路中的IGBT开关信号,并将开关信号以PWM波的方式传给FPGA进行处理;上位机采用的是个人电脑,用来与另外两部分进行串口通信。通过性能测试,该设计达到了预期的功能。     

基于FPGA的机载PWM信号转换器仿真与实现

无人机系统常采用脉冲宽度调制信号(PWM)控制舵机执行机构,在进行飞行控制系统闭环半物理仿真中,需要实时采集舵机控制信号作为无人机模型的控制输入,进而构成闭环仿真.提出并实现了一种以FPGA为核心的PWM信号转换器的设计,给出了PWM信号转换器各部分模块的详细设计,并用Verilog在FPGA中实现了其全部功能.在对FPGA设计的PWM信号转换器模块功能仿真和时序仿真正确后,下载到Altera开发板中进行验证.测试结果表明,利用FPGA设计的PWM信号转换器模块具有测量精度高、简单高效的特点,满足了实时仿真的要求.     

基于以太网的加速度传感器数据采集传输系统设计

设计了一种可实现对实时数据进行采集、传输、存储以及数据显示与处理功能的测试系统.硬件采用的是FPGA的控制单元,通过AD芯片转换和以太网模块将数据传输给计算机,利用MFC制作的上位机软件进行数据分析、采集和存储.上位机通过协议对下位机FPGA系统进行控制.测试结果表明:该系统对MEMS加速度传感器的数据能精确地显示、采集.     

M-LVDS总线FPGA软件安全性测试

随着FPGA(现场可编程门阵列)在航空航天、核能、轨道交通等领域中的广泛应用,由FPGA软件设计引起的安全问题日益突出。通过借鉴软件安全性分析方法,结合FTA、FMEA两种安全性分析技术,将这两种分析方法综合应用,对M-LVDS总线FPGA软件进行了安全性分析。采用仿真故障注入方式设计测试用例,对易引发系统高危失效的事件进行充分的安全性分析与测试,有效提高了M-LVDS总线FPGA软件的测试质量,同时为FPGA软件设计中常见的典型接口类应用安全性分析与测试提供了有益的探索和参考。     

通用处理器设计中硬件仿真验证

基于动态的RTL仿真依然是验证超大规模集成电路的主要方法。在使用动态仿真方法对通用微处理器这样大规模的设计进行功能验证时仿真速度成为了瓶颈,通常的解决方案是使用FPGA进行硬件的物理原型仿真,使用FPGA可以在较短的时间内测试大量的测试向量,但是使用FPGA物理原型验证的可调试很差。针对这一主要问题,提出了三级的层次化仿真验证环境,使用硬件仿真器的仿真加速作为中间层的解决方案,即可以提高仿真速度,也提供了良好的调试环境。同时针对大规模设计多片FPGA逻辑划分提出了改进的K—L算法,优化了FPGA的利用率和片间五连。     

微处理器存储管理单元的功能验证方法

在分析存储管理单元(MMU)验证方法的基础上设计一种验证专用操作系统(VPOS)。采用静态存储管理、静态用例调度和伪中断处理等技术,为编写可执行、可控制的MMU测试程序提供了软件平台。验证表明,基于VPOS的仿真能在早期的软仿真阶段覆盖94%的MMU设计错误,在FPGA验证中覆盖剩余的错误,保证了移植通用操作系统一次成功。     

FPGA软件测试模型及过程管理研究

FPGA软件测试严重滞后于应用增长的速度,部分领域甚至未将FPGA软件测试纳入测试范畴。在产品的研制过程中,由FPGA设计故障导致的修改调试已成为影响进度和增加成本的瓶颈。因此,文中针对FPGA测试的现状,结合FP-GA设计的特点,对FPGA软件测试的模型和过程管理进行研究,给出一套适合FPGA设计的测试模型和过程管理体系。通过采用规范化、有序化、系统化、面向工程的、面向任务的文档及配套管理手段进行正确引导、组织和实施测试活动,持续改进测试流程中各个阶段工作质量和效用,及早及时地发现和关闭FPGA设计开发过程中存在的缺陷,提高FPGA设计和测试的沟通效率,最终保证FPGA产品的质量,提升客户的满意度。     

通用FPGA算法测试平台

基于FPGA实现的通信系统需要进行大规模的数据测试,为缩短FPGA的设计周期以及降低大数据量测试带来的复杂性,基于DSP处理器建立了一个通用FPGA测试平台。采用此平台可以对FPGA上不同功能的算法进行功能、可靠性的测试,解决了传统FPGA测试方法难以进行大数据量、长时间测试的问题。该平台易于扩展,可以直接应用于多种通信系统的硬件实现。     

基于FPGA的Systolic乘法技术研究

Systolic乘法是一种基于SIMD-MC2模型的矩阵乘算法,无法直接应用在单独的嵌入式系统中,所以提出一种采用FPGA技术实现Systolic乘法的方法。该方法将FPGA的硬件并行特性与巧妙的并行算法结合起来,利用FPGA灵活可编程的特点,在FPGA内部设计了一种基于MC2模型的节点阵列来实现Systolic乘法。实际应用中,可以灵活地修改节点单元的数量和节点的功能来满足不同规模的运算矩阵需求并充分利用FPGA的资源。仿真结果验证了该方法的正确性。实际测试结果表明:该方法具有较快的速度和较高的实时性。     

面向国产CPU的可重构计算系统设计及性能探究

为了提升国产平台的计算性能,采用国产CPU+FPGA的异构架构,设计了基于国产CPU的可重构计算系统。该系统包括基于国产CPU的主机单元和FPGA可重构加速单元,主机单元负责逻辑判断与管理调度等任务,FPGA负责对计算密集型任务进行加速,并采用OpenCL框架模型进行编程,以缩短FPGA的开发周期。为了验证该系统的性能,采用AES加密算法来测试该系统的计算性能,通过对不同长度的明文进行AES加密测试,并与CPU串行处理结果进行对比,得出：相比于单核FT-1500A CPU串行加密方式,采用可重构计算系统并行加密能够获得120多倍的加速比,且此加速比会随着明文长度的增加而成非线性增大。实验结果表明：基于国产CPU的可重构计算系统能够大幅提升国产平台的计算性能。     

FPGA测试配置完备性的分析评价方法

测试配置开发是FPGA测试中的重要环节之一,为加快FPGA测试配置开发进程,提出一种基于配置词典的FPGA测试配置分析评价方法.首先建立FPGA基本可编程单元的配置词典,给出其完备测试需要的所有配置码;然后采用模板化的方法分析测试配置,计算测试配置对配置词典的覆盖率;最后根据计算的覆盖率评价测试配置的完备性.实验结果表明,文中方法能够正确地评价测试配置的完备程度,报告测试配置所有可测和不可测的FPGA资源;与故障仿真方法相比,该方法的时间复杂度从O(kpn2)减少到O(kn′),运行时间从数百小时缩短到几分钟,且运行时间独立于FPGA的阵列规模.     

基于VHDL语言的控制器设计与验证

介绍了设计与MCS8051微处理器指令集完全兼容的微处理器芯片的方法和过程。 设计中采用自上而下的结构化设计方法。利用VHDL语言对目标芯片进行描述仿真，逐步细化 ，最后综合成逻辑级的网表。该文中重点介绍了VHDL结构化层次设计、FPGA验证以及在RTL 级利用VHDL语言对控制器单元的设计。