可调增益程控滤波器的设计

介绍一款用于处理含有噪声和干扰的微弱信号的可调增益程控滤波器,程控放大部分由AD7520内部集成的电阻网络和运算放大器AD826组成,程控滤波部分由可编程控制滤波器芯片MAX261来完成,用单片机89c51作为控制器,对程控增益部分和程控滤波进行编程控制其增益和滤波频率,同时配合键盘和显示部分完成设定和显示当前的设定,能够对带噪声的微弱信号进行放大和处理。     

基于FPGA的程控可调电阻模块设计

针对在测试设备研制、模拟物理量变化、装备测试测量过程中需要程控连续可调电阻的需求,基于FPGA研究了一种程控可调电阻的设计方案。根据将电阻阻值进行二进制分解的原理搭建了继电器单元,通过FPGA使用达林顿管ULN2803驱动控制各继电器单元的方式实现其通断,从而串联组合为需要的电阻,使用USB接口实现对FT245上位机的远程控制。通过串口助手发送指令的方式进行了一组不同阻值的电阻调节试验,试验结果表明,提出的程控可调电阻方案可以实现快速而精确的电阻调节,精度一般在3.00%以内。     

用FPGA实现程控有源滤波器配置

本文采用VHDL对FPGA进行编程，并对可编程滤波芯片进行设置，以实现特定的滤波功能。滤波器可同时对两路模拟信号进行二阶、对一路模拟信号进行四阶滤波。在FPGA的控制下，可选择多种滤波模式和滤波参数。     

一种程控滤波器的设计

该系统以单片机为控制核心,结合双二阶环路滤波器的基本原理,使其同时具备低通、高通、带通、带阻滤波器的功能,利用DAC等效为可变电阻,实现了滤波器参数的程控.该系统可通过键盘设置滤波器的种类、截止频率和Q值,低通、高通滤波器截止频率以及带通、带阻滤波器中心频率可预置范围为100 Hz～50 kHz,Q值范围为0.5～5.系统采用矩阵键盘和LCD液晶显示,人机交互界面友好.     

一种程控滤波器的设计

该系统以单片机为控制核心,结合双二阶环路滤波器的基本原理,使其同时具备低通、高通、带通、带阻滤波器的功能,利用DAC等效为可变电阻,实现了滤波器参数的程控。该系统可通过键盘设置滤波器的种类、截止频率和Q值,低通、高通滤波器截止频率以及带通、带阻滤波器中心．频率可预置范围为100Hz～50kHz,Q值范围为0．5～5。系统采用矩阵键盘和LCD液晶显示,人机交互界面友好。     

基于FPGA的程控FIR滤波器在超声探伤仪中的应用

介绍了一种可在数字超声探伤仪中自动识别不同超声探头回波频率的新型程控FIR硬件滤波器的设计方法。该设计可自动控制带通滤波器的参数,从而达到最佳的滤波效果。     

基于MAX262和单片机的程控滤波器设计

分析了CMOS双二阶通用开关电容有源滤波MAX262中心频率f0、品质因素Q和工作方式,介绍了基于MAX262和单片机89c51的程控滤波器的设计原理及工作流程,并给出了具体电路,同时详细说明了MAX262的f0和Q编程方法。本系统具有人机交互界面良好,操作简单等优点。     

基于MAX262的程控滤波器设计

通过对程控滤波器的理论分析,在研究MAX262的功能和单片机的SPI总线通信的基础上．提出了基于MAX262的程控滤波器设计方案,设计了程控滤波器的软硬件,并给出了测试结果。     

基于现场可编程门阵列的数控延时器的设计

给出一种基于现场可编程门阵列(FPGA)的数控延时器的设计方法.首先详细介绍使用计数器的串联实现可控延时的方法,接着讨论不同延时范围下该数控延时器的改进方案,最后分析延时误差及延时精确度.延时器的外部接口仿照AD9501设计.     

基于PCF的可编程MZI多波长滤波器设计

实验证明了一种基于可编程、热控制马赫-曾德尔干涉仪的自由光谱范围(FSR)可调谐梳状滤波器,该滤波器由乙醇填充的单模光子晶体光纤组成,通过选择性地激活独立的加热元件,使用数字热敏机头来调节相位差,从而可以方便对FSR进行数字调谐。该滤波器在较宽的波长范围内,具有周期性平顶通带陡边特征和高消光比。     

程控滤波器的设计

以单片机和FPGA为控制核心,设计基于开关电容滤波器的程控滤波器。该滤波器具有高通、低通和带通功能．通带截止频率在1～30kHz范围内步进可调,增益在0-60dB范围内步进可调。     

程控滤波器的设计

以单片机和FPGA为控制核心,设计基于开关电容滤波器的程控滤波器.该滤波器具有高通、低通和带通功能.通带截止频率在1-30 kHz范围内步进可调.增益在0～60 dB范围内步进可调.     

FPGA实现FIR抽取滤波器的设计

采用基于分布式算法思想的方法来设计FIR滤波器,利用FDAtool设计系统参数,计算滤波器系数,同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构,对FIR数字滤波器的FPGA实现方法进行分析。     

基于FPGA的IIR数字滤波器的实现

数字信号处理在科学和工程技术许多领域中得到广泛的应用,与FIR数字滤波器相比,IIR数字滤波器可以用较低的阶数获得较高的选择性,本文采用一种基于FPGA的IIR数字滤波器的设计方案,首先分析了IIR数字滤波器的原理及设计方法,然后通过MAX＋PLUSⅡ的设计平台,采用自顶向下的模块化设计思想将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加4个功能模块。分别对各模块采用VHDL进行描述后,进行了仿真和综合。仿真结果表明,本课题所设计的IIR数字滤波器运算速度较快,系数改变灵活,有较好的参考价值。