共查询到17条相似文献,搜索用时 78 毫秒
1.
2.
文章首先介绍IEEE1588时钟同步基本原理,然后搭建了在ARM11微处理器S3C6410A下采用WinCE6.0系统的测试平台。在该测试平台下,给出了时钟同步的纯软件和硬件辅助设计.硬件辅助设计中采用了半导体芯片DP83640。经过测试,纯软件设计的时钟同步精度可达次毫秒级,而硬件辅助设计的时钟同步精度可达到次微秒级。 相似文献
3.
文章首先介绍IEEE1588时钟同步基本原理,然后搭建了在ARM11微处理器S3C6410A下采用WinCE6.0系统的测试平台。在该测试平台下,给出了时钟同步的纯软件和硬件辅助设计,硬件辅助设计中采用了半导体芯片DP83640。经过测试,纯软件设计的时钟同步精度可达次毫秒级,而硬件辅助设计的时钟同步精度可达到次微秒级。 相似文献
4.
本文介绍了电力系统目前所采用的时间同步方案技术的局限性以及存在的问题。在此基础上,提出了使用National Semiconductor的DP83640在标准以太网中应用的IEEE1588精密时间协议(PTP)为传播主时钟时序给系统中的其他结点的实现方法。 相似文献
5.
6.
智能变电站中,数字信号采集和传输必须要基于统一的时间标准,才能保障数据的准确性、可靠性和有效性。因此,时钟同步系统在智能变电站中具有重要作用。本文在分析时钟同步系统的时钟源、对时方式、组成结构的基础上,提出了最新的基于IEEE 1588的时钟同步系统的典型配置方案,对智能变电站时钟同步系统配置具有指导意义。 相似文献
7.
时间精度问题对实时控制系统中协同作业至关重要。针对控制系统中分布式系统中各传感器节点的时钟在物理上具有分散性致使实时性差从而导致系统部分功能故障的问题,基于IEEE1588协议,分析了时间同步实现的模型方法,制作了基于DP83640的分布式时间同步系统。该系统构建了以太网协议栈,实现了在以太网物理层的时间戳标记功能以及PTP协议帧的发送和接收的功能。试验结果表明,该系统通过软硬件双重时间戳标记,可消除在链路层、网络层、传输层上组帧的时间延时问题,实现2纳秒以内的时钟同步,极大地提升时间同步的精度,可广泛应用于对时钟精度要求较高的场合。 相似文献
8.
9.
基于IEEE1588高精度网络时钟同步的研究 总被引:1,自引:0,他引:1
随着分布式系统的广泛应用,系统对高精度时钟同步的要求越来越高,在测控、通信等领域中已经对时钟同步提出了微秒级要求。为了达到微秒级时钟同步,首先概述了IEEE1588时钟同步的基本原理,其次对IEEE1588 v2.0进行了研究,主要研究了IEEE1588v2.0与IEEE1588 v1.0比较所引入的新技术、新方法。结果表明,v2.0比v1.0具有更高的同步精度,为以后的工程应用打下基础。 相似文献
10.
由于非对称网络的特殊性,在运用1588v2协议进行时钟同步时存在困难.本文剖析了协议难以兼容的非对称网络的原因,重点分析了1588v2在非对称环形网络下的使用缺陷,并对协议原算法进行了仿真模拟.本文在避免使用delayAsymmetry修正值的基础上,设计了一套基于P2P透明时钟的非对称环网同步算法,并进行了实验验证.实验结果表明,该算法提高了同步精度,使1588v2协议更好地适用于环形网络. 相似文献
11.
采用美国国家半导体公司推出的专用集成有IEEE1588精准时钟协议硬件支持功能的以太网收发芯片DP83640,通过在物理层标记PTP时钟同步报文发送和到达的时刻,与TI公司的内置以太网媒体接入控制器(MAC)功能的TMS320DM642芯片连接实现高精度的时钟同步功能。 相似文献
12.
为实现分布式系统高精度同步数据采集及实时控制,提出一种基于IEEE 1588协议的分布式系统时钟同步方法。通过分析影响同步精度的因素,采用FPGA设计时间戳生成器,并且采用晶振频率补偿时钟解决时间戳的精确获取和从时钟相对主时钟的频率纠偏等问题。 相似文献
13.
随着控制网络技术的发展,分布式控制系统对时钟同步的要求越来越高。当前的时钟同步系统通常是使用软件的方式,在网卡驱动时打上时间戳,然后根据时钟同步协议IEEE1588算法进行时钟同步。然而操作系统、网卡时槽的延迟和时钟晶振的偏移等因素的影响导致时钟同步精度只能达到微秒级,为了满足工业控制总线时钟精度的要求,本文提出了基于FPGA的时钟同步、时钟补偿和最佳主时钟的算法,通过搭建测试平台,最后使系统的时钟同步精度达到了纳秒级。 相似文献
14.
Zhiyu Fan Yuan'an Liu Hu Li Dongming Yuan Hefei Hu 《International Journal of Communication Systems》2015,28(4):615-624
Clock synchronization is critical for a variety of applications in communication networks. In this paper, we design a clock servo named VI_PID‐K, which consists of a variable integral PID controller and a Kalman filter. It is a pre‐correction mechanism for the skew based on feedback principle to compensate for the poor stability of local clocks in IEEE 1588 networks. Our contribution is establishing discrete differential equation models, bringing in a variable integral PID controller to adjust the skew error and a Kalman filter to act as a skew estimator to predict the skew during one synchronization interval. Simulation results demonstrate that VI_PID‐K provides a more stable disciplined clock, improves the speed of skew convergence, and reduces Allan variance in a large time scale when compared to PI method or Fixed_Integral method.VI_PID‐K can improve the stability of slave clock and reduce the frequency that master clock sends Sync messages, so the network overhead for clock synchronization can be reduced. Copyright © 2013 John Wiley & Sons, Ltd. 相似文献
15.
16.
17.
本文介绍了网络时钟同步方案,针对5G网络中,4G与5G基站时钟同步不对齐,会导致5G用户下载速率下降、4/5G无法正常互操作等问题,分场景深入分析问题现象和原因,提出通过信号分路方式为5G提供基站同步信号、新建卫星接收天线引入、选用1588v2时钟方案等解决方案,并展望后续推进移动基站北斗/GPS 授时系统双模改造。为5G网络时钟同步建设提供了建议。 相似文献