视频解码芯片中DDR SDRAM控制器的设计

介绍了高速DDR SDRAM控制器没计以及在视频解码芯片系统中的应用。该设计将DDR控制单元和系统内部总线仲裁单元较好地整合成统一的控制器。根据DDR的工作原理和系统带宽要求，给出了DDR控制器关键部分在结构上和时序上的优化方案。同时还给出了FPGA原型验证的策略以及最后FPGA和ASIC的实现结果。     

AMBA-AHB总线接口的设计与实现

对AMBA-总线进行了简要介绍,并给出-SOC芯片中DDR SDRAM控制器的AHB总线接口的具体实现和验证方法.该设计采用Verilog行RTL级实现,并在FPGA系统中得到验证.在基于0.18um工艺的库中综合频率达到160MHz,满足设计要求.     

基于DDR SDRAM的高速数据采集系统的设计

采用DDR SDRAM作为被采集数据的存储体,研究了DDR SDRAM在高速数据采集系统中的应用,分析了DDR SDRAM的工作模式,给出了一种基于DDR SDRAM的高速数据采集系统的设计框图,研究了高速、大容量存储体的设计方案.结合高速数据采集系统的设计要求,重点研究了一种DDR SDRAM控制器的FPGA实现方法,简要介绍了控制器设计中各个模块的功能,最后给出了读/写控制模块对DDR SDRAM的读操作仿真时序图.     

基于P2020处理器局部总线锁存处理分析

局部总线接口是P2020处理器应用场景较多的接口之一,为了节省芯片管脚数量,P2020芯片对局部总线进行了地址数据管脚复用,因此,硬件需要设计锁存器来区分地址和数据信号.当使用FPGA实现锁存器功能时,如果不考虑FPGA布线带来的时序误差,容易出现锁存地址出错的情况,文章通过分析P2020处理器局部总线锁存功能,结合逻...     

基于FPGA与TW2867的实时图像采集系统设计

核心板主要由FPGA+两片DDR2构成,负责实现视频图像处理的核心算法.系统充分利用了FPGA并行处理的能力,加上两片DDR2构建32位总线,整个系统的带宽高达10 Gbps;两片DDR2容量高达2 Gb,满足视频处理过程中对高缓冲区的需求.选用的FPGA为Altera公司Cyclone Ⅳ系列的EP4CE30F23C6N芯片,针对视频解码芯片TW2867、实现了I2C总线配置、VGA显示模块的设计.实验结果显示,本设计具有成本低、速度高、易于集成的优点.     

机群系统DDR DIMM总线光互联网络适配器设计

介绍了一种面向机群系统双环形网络拓扑结构的高速光互联网络适配器的设计和实现方法。该网络适配器基于FPGA技术实现，总线接口采用高速、高带宽的DDR DIMM总线，网络传输介质采用光纤，底层路由协议采用FPGA内部硬件逻辑实现，全方位保证了高带宽、低延迟、高可靠的网络特性。     

基于FPGA的PCI目标接口控制器的设计与实现

给出了一种基于FPGA实现PCI总线目标模块接口控制器的设计方案，用时序状态机来实现总线访问操作复杂的时序。给出了PCI总线配置空间的设计以及PCI接口控制器中时序状态机的实现。模式设计在Xilinx Foundation环境下通过VHDL源程序进行仿真、逻辑综合后下载到Xilinx公司生产的两万门的FPGA-XCS20内，效果令人满意。     

高性能数据加密卡的硬件设计与实现

设计并实现一种高性能的基于ARM处理器.EPLD,FPGA通过DDR总线实现物理层硬件加密的计算机网络通信数据加密卡.该文给出加密卡整体方案设计,并分析各模块的实现过程.     

一种基于ARM-Linux的FPGA程序加载方法

本文实现了一种基于ARM-Linux的FPGA程序加栽方法,详细讨论了加载过程中各个阶段程序对配置管脚的操作,给出了硬件实现,编写了运行于ARM处理器的嵌入式Linux上的驱动程序.     

DDR SDRAM在嵌入式系统中的应用

给出一种通过FPGA控制将DDR SDRAM应用于嵌入式系统的方法。分析DDR SDRAM的工作方式,对控制器的控制流程进行详细介绍,并给出控制流程图;分析专门针对Altera公司Cyclone系列FPGA来实现存储器接口的数据通道的结构。最后,给出控制器在Cyclone EP1C6Q240C6中的实现结果。     

WinCE 下ARM+FPGA 系统

ARM嵌入式单片机和FPGA逻辑电路组成的系统平台是实现仪器仪表便携式、智能化发展的重要方法。系统设计的核心为ARM对FPGA进行管理控制。通过分析ARM的外围总线和与GPIO研究,设计出FPGA通过数据总线交换数据、GPIO完成状态传递的直接连接方式,有效利用了ARM处理器的地址资源,简化了接口电路;通过研究Windows CE系统驱动程序原理和编程,设计了简化的Windows CE对数据总线和GPIO驱动过程,节省了系统资源,完成了ARM+FPG A系统的多通道数据采集系统应用开发。     

航空总线接口通信系统的设计与实现

采用现场可编程门列阵设计ARINC429,MIL-STD-1553B航空总线接口通信系统,实现总线设备之间的互联。介绍该系统的硬件结构、总线协议的模块划分及其内部结构。在Quartusll中利用VHDL语言进行编程,并用专门的综合工具Synplifypr08．1对设计进行优化,通过将程序下载到硬件中,验证设计的准确性和可靠性。     

基于FPGA的PCI总线串口卡设计

为了方便外部设备与计算机进行串口通信,提出一种基于FPGA的PCI总线串口卡设计。利用Altera公司的FPGA芯片EP1C6SQ240实现了串口和PCI总线的连接。介绍了用FPGA实现PCI接口、UART的方法,将PCI接口、UART的核心功能集中在FPGA上,使整个设计紧凑、小巧。该设计符合PCI 2.2规范,传输速率高,可广泛应用于各类测试设备、工厂自动化、有线通信等领域。     

基于FPGA的BLVDS高速通信总线设计

测试总线是测试系统中的一个重要环节,是准确传输信号的关键。详细介绍了LVDS与BLVDS技术,在此基础上论述了BLVDS总线布置设计、PCB布线设计、数据格式设计及通信背板设计,并提出了一种基于FPGA的BLVDS总线设计,采用Verilog HDL实现FPGA内部逻辑电路设计,FPGA完成BLVDS总线上数据的接收、发送,以及数据的缓存。实验结果表明,该总线通信速度快、稳定、可靠。     

基于FPGA的1553B总线系统设计与实现

应用FPGA设计MIL-STD-1553B、CAN的总线接口,实现总线设备之间的互联。介绍了该系统的硬件结构设计,总线协议的模块划分及其内部结构设计与实现。在QuartusII中应用VHDL语言进行编程,并用专门的综合工具Synplify pro8.1对设计进行优化,通过下载程序到硬件中,验证设计的准确性和可靠性。     

基于ARM和FPGA的1553B总线设备检测系统的设计

1553B总线在军事领域应用非常广泛,目前针对1553B总线设备的检测系统并不能完全满足实际应用需求。为使计算机与1553B总线设备的数据通信更加方便,提高总线设备检测效率,基于ARM和FPGA设计了一种1553B总线设备检测系统。首先给出了系统的总体设计框架,详细介绍了硬件设计和软件设计方法。设计时采用了模块化的方法,对ARM模块、FPGA模块及接口连接部分进行分别设计。ARM模块实现了USB和以太网双接口。用FPGA设计1553B协议IP核采用自顶向下的方法。同时,也对外围电路和电源模块进行了优化设计。完成设计后进行了仿真验证,结果表明设计实现了接收与发送功能,符合设计要求。最后,在电路板上进行了实际调试,测试取得了良好的效果,能够满足实际应用要求。     

基于FPGA和DSP的1394b双向数据传输系统

IEEE 1394串行总线以其高速实时性的特点和灵活可配置的拓扑结构为提高系统性能提供了一种有效的途径。文中介绍了IEEEStd1394b总线系统的功能和特点,并以FPGA和DSP为控制核心设计了1394b双向数据总线传输系统,最后阐述了系统的硬件设计、工作流程以及总线的配置过程。     

PCI总线接口的FPGA设计与实现

介绍了利用FPGA实现PCI接口设计的方法。通过分析PCI总线接口控制器基本功能,采用VHDL硬件描述语言完成各个模块的功能设计及时序仿真测试,重点从总体设计、内部通信、外部通信、总线状态机等方面做了详细介绍。经验证可满足PCI规范的时序要求,完成了PCI总线接口的FPGA实现。     

一种基于FPGA的PCI接口设计

针对传统PCI接口控制器应用局限性的问题,提出一种改进的基于FPGA的PCI总线接口的设计方案.对PCI总线接口的各功能模块进行介绍,重点介绍主/从接口状态机的结构和工作过程,用ModelSim软件对PCI接口的硬件设计进行功能仿真.仿真结果表明,该接口支持32/64位PCI设备,能够满足PCI总线的时序要求.     

基于FPGA与ARM单片机的CAN总线分析仪设计

针对CAN总线网络通信质量分析、测试和验证的需要,论证了一种基于ARM单片机与FPGA完成的CAN总线分析仪设计;该分析仪采用集成的CAN控制器与专用总线电平采样双通道信息采集硬件结构;采用单片机及基于FPGA的专用电路完成对CAN网络的实时通信数据的收集与监控;采用PC机完成数据分析与参考信息显示;文章详细讨论了分析仪硬件的具体设计;分析了CAN总线通信波特率的自动检测、总线故障的检测与定位方法;最后结合软件设计给出了所设计的CAN总线分析仪的实测试验结果,可实现总线报文的正常监测、总线状态分析与错误检测功能。