基于T2080处理器平台的虚拟机管理器设计

随着嵌入式计算机技术的发展，计算资源越来越丰富并提供硬件辅助虚拟化支持能力。为了提升计算效能，通过虚拟化技术实现在一个嵌入式计算机中集成多种异构系统应用，从而降低系统成本，但会带来安全隔离、不同应用的竞争冲突、数据安全、实时性保障等问题。虚拟机管理器借助硬件辅助虚拟化技术，在软件层构建多个资源深度隔离的虚拟机，由操作系统管理虚拟机内的硬件资源、软件资源及应用。本文在T2080处理器平台上设计了虚拟机管理器，实现了处理器核虚拟化、内存虚拟化、设备虚拟化，提供虚拟机管理和安全隔离能力。     

基于多核任务并行处理的DSP软硬件设计

多核处理器的软件和硬件设计从传统的任务串行到任务并行处理,与单核处理器软硬件设计区别较大。本文以8核DSP芯片TMS320C6678为例,介绍了多核DSP的系统结构、多核处理器的任务分割和任务分配到各个核的方法、多个核之间的任务管理和核间通信,以及基于多核导航器的硬件设计方法。     

以系统的名义“左右互搏” 让系统真正发挥双核性能

双核处理器确实在硬件上大大提高了处理速度,不过你的系统并没有你想象的那么“聪明”,能把一大堆运算工作合理地分配给每个核。想真正发挥双核硬件平台的卓越性能,你的系统准备好了吗?谁和谁更亲?我指定目前真正对双核处理器优化的应用程序主要集中在视频采集、数据库软件等,大多数人平时根本不会装这些东西。更麻烦的是,Windows XP默认设置下对“进程→核心”(官方说法是“进程亲缘性”)的分配并不好,常会出现多个进程同时调用某个核心的情况,反而降低了性能,并且有些游戏还因此出现了兼容性问题。从“任务管理器”中选择某个进程,右击…     

基于FPGA的多软核图像处理系统设计

介绍以图像处理为应用背景、基于FPGA芯片建立的多软核系统设计。系统中包含两个Nios II软核处理器和两个用于进行图像颜色空间转换的CSC MegaCore IP核。两个NiosII软核处理器共享程序存储器、数据存储器及启动存储器。在硬件设计方面,CSC MegaCore IP作为外围组件通过一个自定义的接口控制器连接到以Nios II软核处理器为核心的SoPC系统中。在软件设计方面,运行在每个Nios II软核处理器上的程序通过硬件Mutex核协调对共享数据存储器的访问。     

基于 NiosII 的音频信号分析仪设计

文中研究了一种基于傅立叶变换和 Nios 软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪.该仪器通过 Avalon-ST 总线有效的把 FFT IP 核与 Nios 软核处理器有机的结合起来,在 FPGA 芯片上配置 NiosII 软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势.设计中,在 Altera EP2C35系列 FPGA 芯片中嵌入 NiosII 软核处理器,使之集成在一片 FPGA 上,开发效率高、灵活性强,能较好地满足的市场需求     

基于NiosⅡ的音频信号分析仪设计

文中研究了一种基于傅立叶变换和Nios软核控制器的硬件音频信号分析方法,并构成一种音频信号分析仪。该仪器通过Avalon—ST总线有效的把FFT IP核与Nios软核处理器有机的结合起来,在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现嵌入式系统的主要硬件结构,该结构使得软件和硬件集成到一片可编程逻辑器件平台上,使设计同时获得软件的灵活性以及硬件的高性能优势。设计中,在AlteraEP2C35系列FPGA芯片中嵌入NiosⅡ软核处理器,使之集成在一片FPGA上,开发效率高、灵活性强,能较好地满足的市场需求。     

温度感知的Linux多核调度算法研究

多核处理器温度升高会影响芯片的稳定性和性能的发挥,硬件层面的DTM(Dynamic Thermal Management)方法以牺牲处理器性能为代价来降低功耗,提出了在一种软件层面的温度感知调度算法,它可以在线实时获取处理器性能计数器的值并计算各个执行核温度,根据各执行核的温度状况在各个核上合理分配进程,给出了温度感知的启发式方法。基于ATMI温度仿真器的仿真表明,温度感知调度算法较无温度感知的算法可以创建更均匀的功率密度图,且带MST启发式方法的温度感知调度算法能明显减少进程的迁移次数。     

一种面向多核系统的并行计算任务分配方法

随着多核处理器的普及,目前的大规模并行处理系统普遍采用多核处理器,这对于资源管理和调度提出了更高的要求.提出了基于共享Cache资源划分的方法,建立了面向多核处理器支持Cache资源分配的进程调度模型,设计并实现了并行任务到多核处理器的映射算法,更好地解决了大规模资源管理系统中面向多核处理器的任务分配问题,降低了使用共享Cache的多个进程运行时的相互干扰,提升了应用程序性能.     

多核DSP芯片TMS320C6678的DDR3接口设计

多核处理器由于其性能较高,一般用于较复杂的实现功能较多的应用场合,外接高速大容量的DDR3是硬件设计需要解决的关键问题之一。本文以8核DSP芯片TMS320C6678为应用平台,介绍了该处理器外接DDR3的设计方法。文中详细介绍了DDR3的硬件接口设计、稳定参考电源设计、复位和上电时序、针对DDR3的PCB布线设计、DDR3的初始化以及读写DDR3的时序和方法。     

基于Nios Ⅱ的信道模拟系统控制单元实现

本文介绍如何在Quartus Ⅱ开发平台上,使用Altera Nios Ⅱ软核处理器实现信道模拟器的控制功能.使用Nios Ⅱ软核处理器是一项新的设计思路和方法,本文从实例开发角度,详细讨论了基于SOPC的信道模拟系统控制单元硬件的设计思路与实现方法.     

基于智能卡COS的电子现金设计与测试

针对U盾与金融卡分离引起的安全漏洞,设计了一种安全电子现金系统。该系统基于华虹SHC1302-N芯片,集公钥基础设施PKI卡和电子现金卡功能为一体,支持接触式和非接触式通信。阐述了文件系统、应用管理系统、安全机制、双通信模块的设计方法,给出了电子现金的功能模式和交易流程,说明了硬件仿真系统测试和智能卡系统测试的方法。     

便携式工序质量管理仪的研制

本文介绍了ZK－3型便携式工序质量管理仪的工作原理、仪器硬件和软件设计，详细说明了仪器从数显量具中获取数据的过程。同时也介绍了该仪器与上位机或SPC网络系统的联网通信，最后给出了该仪器的应用实例。     

基于实时操作系统μC/OS-Ⅱ的通信管理机的研发

在介绍实时操作系统μC/OS-Ⅱ和通讯规约的基础上,提出了基于嵌入式实时操作系统μC/OS-Ⅱ的通信管理机。从硬件选型、软件实现流程和约定的通信协议上阐述通信管理机的软硬件设计。该管理机具有多种通信接口,支持多种规约的相互转换,能使不同种类的网络相互通信,从而大大提高变电站自动化系统对设备选择的自由度,具有广阔的应用前景。     

Central Processing Unit for an Autopilot: Description and Hardware-In-the-Loop Simulation

This paper describes the architecture of the Central Processing Unit (CPU) of Pegasus AutoPilot, which is an academic autopilot, in the developmental stage, for small Unmanned Aerial Vehicles (UAVs). The data manager process and control laws, implemented on dedicated hardware, are described. In order to verify, validate, and optimize the system a Hardware-In-the-Loop (HIL) simulation, between the CPU and the flight simulator X-Plane is performed. X-Plane simulates the other systems of the autopilot, such as the sensors and actuators. The system is designed to facilitate the disconnection of the flight simulator and the connection of the real navigation hardware and control surface manager drive, as a plug and play device. The described control loops, consisting of inner and outer loops, controls the aircraft’s attitude and maintains a constant altitude, direction, and speed. The work presented can also be used as a guide for those who wants to begin to use Hardware-In-the-Loop Simulations using X-Plane.     

基于细芯光纤与双球结构的干涉型光纤传感器

制作了一种基于细芯光纤TCF(Thin-Core Fiber)和双球结构的干涉型光纤传感器.在两根单模光纤的一端分别制作球形结构,两个球形结构由细芯光纤相连构成MZ干涉结构,实现了对温度、折射率、拉力3个物理量的测量.实验结果表明,温度、折射率、拉力的灵敏度分别是0.066 5 nm/℃、-33.652 nm/RIU、-0.360 8 nm/N,且线性度良好.该传感结构在环境监测、医疗卫生和安全监测等领域有着广泛的应用.     

基于实时操作系统uC/OS-II的通信管理机的研发

为了解决变电站自动化系统中,不同生产厂家的设备由于采用不同的通信规约和通信介质,从而无法通信的问题;为了实现设备间的互换性和相互操作性,本文在介绍实时操作系统µC/OS-II和通讯规约的基础上,提出了基于嵌入式实时操作系统µC/OS-II的通信管理机。从硬件选型、软件实现流程和约定的通信协议上阐述通信管理机的软硬件设计。该管理机具有多种通信接口,支持多种规约的相互转换,能使不同种类的网络相互通信,从而大大提高变电站自动化系统对设备选择的自由度,具有广阔的应用前景。     

基于IEC61850标准的变电站通信管理机设计

为了将大量不支持IEC61850标准的智能电子设备接入采用IEC61850通信系统的变电站综合自动化系统中,在分析变电站通信管理机的功能要求及其在变电站通信系统中的应用方式的基础上,介绍了一种变电站通信管理机的软硬件总体设计方案。该通信管理机基于Atom 230微处理器和Linux嵌入式操作系统设计,具有多网口、多串口,满足多种智能电子设备的接入需求,可实现传统通信协议向IEC61850标准协议的转换功能。     

True staff communication: Understanding people management

For an MIS manager, people management is more important than the management of hardware and software. To manage people well, a manager must open up effective lines of communication, to MIS staff, to users and to senior management. Thus a manager will be in touch with progess of projects, users will be aware of available, and unavailable, services, and MIS staff will know how they are performing.     

A task graph execution manager for reconfigurable multi-tasking systems

Reconfigurable hardware can be used to build multi-tasking systems that dynamically adapt themselves to the requirements of the running applications. This is especially useful in embedded systems, since the available resources are very limited and the reconfigurable hardware can be reused for different applications. In these systems computations are frequently represented as task graphs that are executed taking into account their internal dependencies and the task schedule. The management of the task graph execution is critical for the system performance. In this regard, we have developed two different versions, a software module and a hardware architecture, of a generic task graph execution manager for reconfigurable multi-tasking systems. The second version reduces the run-time management overheads by almost two orders of magnitude. Hence it is especially suitable for systems with exigent timing constraints. Both versions include specific support to optimize the reconfiguration process.     

SOCA-DOM: A Mobile System-on-Chip Array System for Analyzing Big Data on the Move

Recently, analyzing big data on the move is booming. It requires that the hardware resource should be low volume, low power, light in weight, high-performance, and highly scalable whereas the management software should be flexible and consume little hardware resource. To meet these requirements, we present a system named SOCA-DOM that encompasses a mobile system-on-chip array architecture and a two-tier “software-defined” resource manager named Chameleon. First, we design an Ethernet communication board to support an array of mobile system-on-chips. Second, we propose a two-tier software architecture for Chameleon to make it flexible. Third, we devise data, configuration, and control planes for Chameleon to make it “software-defined” and in turn consume hardware resources on demand. Fourth, we design an accurate synthetic metric that represents the computational power of a computing node. We employ 12 Apache Spark benchmarks to evaluate SOCA-DOM. Surprisingly, SOCA-DOM consumes up to 9.4x less CPU resources and 13.5x less memory than Mesos which is an existing resource manager. In addition, we show that a 16-node SOCA-DOM consumes up to 4x less energy than two standard Xeon servers. Based on the results, we conclude that an array architecture with fine-grained hardware resources and a software-defined resource manager works well for analyzing big data on the move.