基于单片机和FPGA的频率特性测试仪

介绍基于89S51单片机和FPGA的频率特性测试仪的设计.该系统设计利用DDS原理由FPGA经D/A转换产生扫频信号,再经待测网络实现峰值检测和相位检测,从而完成了待测网络幅频和相频特性曲线的测量和显示.经过调试,示波器显示待测网络频率范围100 Hz~100 kHz的幅频和相频特性曲线,该系统工作稳定,操作方便.     

基于单片机和FPGA的频率特性测试仪的设计

该系统基于扫频外差基本原理,以单片机和FPGA构成的最小系统为控制核心．可在任意指定频段内测量被测网络的幅频和相频特性并显示相应曲线。系统分DDS扫频信号源、被测网络、幅度和相位检测、控制模块及幅频、相频特性曲线显示等部分,在100Hz～100kHz范围内可自动步进测量被测网络的幅频特性和相频特性并自动设置频段范围,观察不同频段内网络的幅频特性和相频特性,并在示波器上同时显示幅频曲线和相频曲线。     

基于单片机和FPGA的频率特性测试仪的设计

该系统基于扫频外差基本原理,以单片机和FPGA构成的最小系统为控制核心.可在任意指定频段内测量被测网络的幅频和相频特性并显示相应曲线.系统分DDS扫频信号源、被测网络、幅度和相位检测、控制模块及幅频、相频特性曲线显示等部分,在100 Hz～100 kHz范围内可自动步进测量被测网络的幅频特性和相频特性并自动设置频段范围,观察不同频段内网络的幅频特性和相频特性,并在示渡器上同时显示幅频曲线和相频曲线.     

基于89C55和FPGA的频率特性测试仪

为了能够直接显示待测网络的幅频相频特性,设计了一个以89C55和FPGA构成的最小系统为控制核心的频率特性测试仪。系统基于DDS（直接数字频率合成）原理和多周期同步计数相位测量法,由信号发生器,被测双T网络,真有效值检波,相位检测,LCD显示及幅频特性曲线显示等部分构成。其中,信号发生和相位检测在FPGA内部实现。用户可通过按键输入需求,频率特性曲线实时显示于示波器上。整个系统性能稳定,界面友好,操作简单,实现了数字化频率特性分析。     

基于FPGA的频率特性测试仪的设计

为设计一款便携式频率特性测试仪,该系统以大规模可编程逻辑器件为实现载体,采用了基于FPGA体系结构的集成化设计方案,以VHDL为设计语言,设计了包含扫频信号源、测幅、测相及显示等电路,系统经峰值检测和相位检测分别完成了被测网络的幅频和相频特性测量及曲线显示,经调试功能上能满足大部分系统要求,对RC串并联电路进行测量误差为0.4%;该系统具有操作简单、成本低廉、性能稳定等特点,具有较强的实用价值与发展前景。     

基于AD9854和FPGA的频率特性测试仪

基于零中频正交解调原理的频率特性测试仪,用于检测被测网络的幅频特性和相频特性。系统采用集成数字直接频率合成器AD9854产生双路恒幅正交余弦信号,作为扫频信号源,以FPGA为控制核心和运算平台,结合滤波器、放大器、混频器及ADC电路,实现对双端口网络在1-40MHz频率范围内频率特性的点频和扫频测量,并在LCD屏上实时显示相频特性曲线和幅频特性曲线。本文网络版地址：http：//www.eepw.com.cn/article/271655.htm     

基于零中频正交解调的频率特性测试仪设计

阐述一款零中频正交解调的频率特性测试仪的设计，包括STM32单片机为硬件平台，采用AD9854，被测网络采用RLC串联谐振电路，测试范围为1～40MHz、最小步进100kHz，经单片机进行数据处理，得到信号的相位和幅度，通过液晶显示幅频特性和相频特性曲线。经过测试，该设备能按要求正确绘制被测网络的幅频特性曲线和相频特性曲线，中心频率的相对误差小于0.1%，有载品质因数相对误差小于2%。     

基于STM32和FPGA的远程宽带幅频特性测试系统

介绍一种基于STM32与FPGA双控制核心的远程宽带大动态范围的幅频特性测试装置。该装置采用直接数字频率合成芯片AD9959产生频率和幅度均可控的正弦信号,并将其发送至待测网络。接收端对待测网络的输出信号进行可变增益放大和欠采样数字峰值检测后,将幅频信息通过WiFi模块无线传输至上位机进行幅频特性曲线的显示。该装置具有500 kHz～100 MHz的宽带扫频范围,52 dB的大动态范围,灵敏度可达100μV,支持多节点测试。由于采用了欠采样技术,该系统不需要高速ADC即可完成宽带信号采样,具有成本低、易维护等特点,可满足分布式测量、野外作业等特殊场景下的幅频特性测试需要,具有广阔的应用前景。     

基于MCU和FPGA的波特仪的设计

频率响应特性是电路系统的重要性能指标,对电路的实际应用有着重要的意义,波特图是研究频率响应特性的重要手段.本文基于波特仪的工作原理,系统采用单片机(AT89S52)和FPGA为控制核心,通过对前级信号的调理及程控放大,对低频段(0～100 kHz)的数字脉冲鉴相,有效值转换,及对电路网络进行幅频特性曲线和相频特性曲线的扫描,利用FPGA进行频率检测和相位差检测,用单片机作为显示及用户界面的控制核心,从而实现了波特仪的功能.通过对双T网络幅频响应、相频响应特性的测试,并与仿真数据进行比较,实验证明该波特仪测试频率范围较广、系统设计简单.     

基于正交解调的频率特性测试仪

简易频率特性测试仪分为两部分,正交扫频信号源及正交解调器。本系统以STM32为主控制器,以AD9854芯片为信号发生器来产生两路正交信号。通过键盘使信号实现扫频及点频输出,并可进行信号频率为步进100kHz的调整。信号通过π型衰减网络、乘法器混频、低通滤波器、返回单片机等步骤后,得到被测网络的幅频和相频特性,并进行两种特性曲线的LCD输出。     

基于FPGA的DDS函数信号发生器设计

函数信号发生器在电路实验和设备检测中具有十分广泛的用途。本设计应用Altera公司的Cyclone II系列芯片基于Nios II嵌入式处理器的SOPC技术,设计完成了双踪函数信号发生器系统。本设计基于DDS原理,结合Nios软核作为外围和数据控制器,同时较全面地利用Quartus和NiosIDE的设计方法,使单片FPGA芯片实现高精度、高频率的双通道各信号源的产生。仿真结果表明,本函数信号发生器频率及相位可灵活调整且分辨率高,能够实现频率及相位的快速切换。     

基于FPGA的DDC设计及仿真

在软件无线电数字接收机中,从AD前端采集过来的数字信号频率高达72 MHz,如此高的频率使得后端DSP不能直接完成相关的数字信号处理任务。因此合理的设计基于FPGA的DDC,以降低数字信号频率,方便后端DSP实时完成相关的数字信号处理任务就显得尤为重要。在很多数字信号处理系统中,数字信号频率是非常高的,而后端数字信号处理器件几乎不能满足系统的实时性要求,此时通过合理的设计DDC就可以解决上述问题。     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

基于IEEE-1588的高精度时钟同步系统设计

为提高高速铁路地震预警系统采集设备时间同步精度,本文设计了基于IEEE-1588的网络高精度时钟同步系统。系统利用STM32+FPGA构架搭建硬件平台,在FPGA中利用PLL延迟测量法实现高精度时间间隔测量,时间间隔测量精度达到600ps;利用PHY芯片DP83640获取网络PPS时钟,在STM32中结合卡尔曼滤波与PID算法,实现网络PPS时钟对本地时钟的校正,以及对本地PPS相位校正,最终完成同步系统的软件设计。测试结果表明：本设计时钟同步误差优于3ns,且具备长期稳定性。     

一种小体积X波段频率合成器设计

介绍了一种小体积频率合成器的设计，该频率合成器通过直接数字频率合成器（DDS）产生线性调频信号，通过锁相环产生固定二本振信号，通过锁相环（PLL）与2 倍频器产生一本振信号，通过变频部分完成二次混频产生射频激励信号。同时采用现场可编程门阵列（FPGA）完成DDS 控制以及与系统通讯，电源控制部分产生各种电源。     

基于FPGA与NAND闪存的固态存储系统设计

设计了一款可以测量记录6通道直流脉冲信号、分辨率8bit、每通道10MHz采样率的固态存储系统,该系统以FPGA作为核心控制器,主要完成多通道选择控制、AD采样频率及转换控制、数据缓冲FIFO以及控制NAND闪存进行数据存储的功能。系统采用模块化设计,内部采用VHDL语言设计,在ISE9.1软件环境下通过程序控制硬件实...     

基于FPGA光电容积脉搏波参数检测的IP核设计

文章简要介绍了从光电容积脉搏波中提取出的特征值有助于在医学领域中分析人体的病理特征。为了检测脉搏波的血流参数,整个系统采用Altera公司cyclone系列的FPGA开发平台,运用硬件语言Verilog HDL编程设计了波形参数的检测模块,通过设计IP核进行数据处理并实现了脉搏波的实时检测。使用了QuartusⅡ、Icarus verilog和GTKwave软件进行综合仿真,并通过FPGA原型验证。创新点在于采用FPGA通过硬件的方式提高了实时检测的速度,降低了开发成本,增强了可携带性。     

基于FPGA的电机系统故障检测系统

针对普遍存在的电机转动故障,设计了一种可靠的电机旋转信号的采集与检测装置,并给出了测试系统的总体设计方案及软硬件实现。该系统由高速频率计数FPGA模块和SOPC片上系统构成,采用NIOSⅡ作为系统控制单元,控制计数器的工作,并辅以适当的软、硬件资源完成以FPGA为核心的高精度频率计设计。将计数结果由串口发送给上位机做进一步的信号分析,如FFT和谐波小波包,以得到更详细的信号频谱分布,以此作为故障信号的判断依据。利用NIOSⅡ技术开发的频率计使外围测量硬件电路结构简单、性能更稳定可靠,并且可以灵活地实现定制应用。经过实验表明,该测试系统能够很好地完成机械系统的故障检测。     

Xilinx DDS IP 核在2FSK调制解调器FPGA设计中的应用

针对利用FPGA进行2FSK系统的设计问题,通过复用高性能的Xilinx IP Core,选择相位抖动、泰勒级数纠正等方法改进输出频率特性,构建了关键的DDS电路模块。按相互协调方式分别进行了调制、解调部分的设计实现和主要模块编程,仿真表明完全满足工作要求,方法简便且系统性能可调控,较利用传统方法或DDS电路模块实现该系统节约FPGA资源,极大提高设计效率。     

用于微流控荧光PCR的高分辨率温度控制系统

微流控荧光PCR产物在高分辨率熔解（HRM）曲线分析的过程中,随着DNA的解链荧光强度发生突变,而能否检测到该突变点则依赖于温控的精度。提出了多阈值PID算法,设计了一种适用于高分辨率熔解曲线分析的FPGA温度控制系统。根据测得温度值与设定值之间的差异,改变FPGA电路系统输出的脉冲宽度调制(pulse width modulation, PWM)波占空比和算法的调节频率实现对温度的准确控制。经过温度标定后,系统温度控制精度优于0.1℃,分辨率达到±0.01℃。HRM分析实验结果表明,本方法成功地辨别出了DNA序列的单碱基差异,温度控制系统达到了设计的要求。