使用数论变换的超快速傅里叶变换

本文证明用数论变换(NTT)能非常有效地计算离散傅里叶变换(DFT)值,而乘法次数可进一步减少。这是因为考虑数论变换和离散傅里叶变换的某些简单特性,把一个长度为P的离散傅里叶变换实乘总数减少到(P-1)。这样,每点所需实乘法次数还不到一次。适当选择变换长度和数论变换,每点     

快速傅里叶变换在FPGA上的实现

从FFT算法出发详细说明了算法原理,并对三种实现FFT算法芯片进行比较,确定选择FPGA芯片进行设计.详细说明了英特尔的FFT IP核相关内容,并结合FFT核的控制要求完成设计,最后利用仿真实验与板级验证实验的结果验证了设计方案的可行性.     

离散傅里叶变换的算术傅里叶变换算法

离散傅里叶变换(DFT)在数字信号处理等许多领域中起着重要作用.本文采用一种新的傅里叶分析技术—算术傅里叶变换(AFT)来计算DFT.这种算法的乘法计算量仅为O(N);算法的计算过程简单,公式一致,克服了任意长度DFT传统快速算法(FFT)程序复杂、子进程多等缺点;算法易于并行,尤其适合VLSI设计;对于含较大素因子,特别是素数长度的DFT,其速度比传统的FFT方法快;算法为任意长度DFT的快速计算开辟了新的思路和途径.     

快速傅里叶变换的硬件实现

随着数字电子技术的发展,数字信号处理的理论和技术以及高密度,高集成度的FPGA得到广泛的应用。根据快速傅里叶变换(FFT)的特点,采用现场可编程逻辑器件(FPGA)并采用移位存储器存储旋转因子的方法来实现FFT的高速和实时性,采用XILINX公司的Virtex系列的芯片做验证。实验结果表明:该方法与一般的方法相比大大地提高了FFT的运算速度,满足了人们对实时性的要求。     

采用异步实现的快速傅里叶变换处理器

介绍一种采用异步实现结构的快速傅里叶变换处理器,该处理器的控制采用本地握手信号取代传统的系统时钟。给出了处理器中异步加法器的电路结构,设计了一个采用Booth译码Wallace tree结构的异步乘法器。通过对一个8点的异步快速傅里叶变换处理器进行电路仿真,得到该处理器完成一次变换的平均响应时间为31.15 ns,仅为最差响应时间42.85 ns的72.7%。可见,采用异步方式的快速傅里叶变换处理器在性能方面较同步处理器存在优势。     

提高快速傅里叶变换算法效率的方法

本文提出了几种提高快速傅里叶交换计算效率的方法。综合运用这些方法将有效地减少计算量。     

快速傅里叶变换对信号频谱的简单分析

快速傅里叶变换(FFT)是离散傅里叶变换(DFT)的快速算法,广泛运用于故障诊断领域,因每种故障的频率成分不同,FFT可以根据这些独有的频率成分检测出不同的故障来。同时快速傅里叶变换还应用于控制工程、图像处理、机床生产、数据采集和雷达探测等方面,对社会中的工业发展起到很大的作用。本文就FFT对信号的频谱做出简单分析,对不同采样点数进行相应频谱判断,找出理论与频率图像出现误差的原因,以便人们对FFT技术能够进行更好的使用。     

快速傅里叶变换中逆序数计算的一种快速算法

提出一种基-2快速傅里叶变换中逆序数计算的新算法,该算法较大多数文献上列出的"逢二退一"法及其改进算法,以及生成法均显著减少了运算量,是一种逆序数计算的快速实现方法,从而提高快速傅里叶变换的整体速度。     

利用MAXQ2000微控制器实现快速傅里叶变换

许多最新的16位微控制器包含硬件乘法功能,能够实现对时间要求较为苛刻的信号处理算法,省去了数字信号处理器(DSP).MAXQ2000微控制器内置单周期硬件乘法器,能够实现快速傅里叶变换,这种信号处理算法在消费类电子、工业、医疗系统中应用非常普遍.本文介绍了离散傅里叶变换(DFT),并讨论了实际应用中的一些问题.     

快速递归傅里叶变换的误差分析及高精度实现

本文主要研究单系数递归傅里叶变换算法的快速实现所带来的误差问题,例如,讨论了由于系数误差而产生的对递归运算的误差以及对整个系统的频率输出所产生的影响,证明了该算法的替代误差无论在幅值上还是相位上都具有阶O( N δ).在此基础上,在限制输出精度的情况下,找出对系数差应有的限制,从而找出"高精度实现"的途径.     

基于FPGA的高速流水线FFT算法实现

提出了在FPGA（现场可编程门阵列）上实现1024点基4-FFT（快速傅里叶变换）算法的设计方案。方案对FFT算法的核心单元即蝶形运算单元的结构进行了分析和优化,用一个复乘器通过时序控制实现了和3个复乘器同样的效率,而且对整个算法的流程采用了流水线式的工作控制方式,不仅节省了FFT在FPGA上实现时占用的硬件资源,并且极大地提高了算法的运算效率。最后给出了仿真实验结果,并同MATLAB的FFT运算结果进行了对比。结果显示,在100MHz时钟条件下,本方案完成1024点的基4．FFT运算仅需51．28μs,完全满足高速FFT运算的实时性要求。     

具有蝶型单元的FFT在FPGA上的实现

描述了一种使用FPGA实现FFT处理器的方法,基于按时间抽取(DIT)基-4算法,采用4组RAM并行为蝶型单元提供数据,使用交换器对数据进行重行排序.实验结果表明,该方案保证了运算正确性、运算精度和实现复杂度.提出了两种改进的设计思路及方法,使处理器可以获得更高的处理速度.     

高帧频CMOS摄像机控制驱动时序的设计与实现

详细介绍了Photobit公司PB-MV13型高帧频CMOS图像传感器驱动控制时序关系,设计了高帧速摄像机驱动控制时序.选用Xilinx公司的复杂可编程逻辑器件及其开发系统,用硬件描述语言实现了驱动时序及控制时序.实验表明,所设计的控制驱动时序完全满足图像传感器要求.     

用于频域抗干扰的高速FFT实现

针对卫星通信中的强窄带干扰,文中讨论了采用FPGA硬件实现高速实时FFT处理器的设计方案,并基于此FFT实现频域窄带干扰抑制。作者采用基于单级运算单元与单级数据存储单元进行级间复用的方法来完成FFT处理。所设计的方案,在进行高速FFT运算的同时,在很大程度上节省了硬件资源,有效的抑制窄带干扰。     

FFT的FPGA实现

结合工程实践,介绍了一种利用FFT IP Core实现FFT的方法,设计能同时对两路实数序列进行256点FFT运算,并对转换结果进行求模平方运算,且对数据具有连续处理的能力。设计采用低成本的FPGA实现,具有成本低、性能高、灵活性强、速度快等特点,而且通过工程应用证明了设计是正确可行的。     

FFT算法的 DSP实现

在介绍FFT算法基本原理的基础上,提出一种基于DSP芯片实现FFT算法的方法。算法程序研究表明该方法可实现FFT运算,并能提高其运算速度和精度。     

音频精确延时系统及其实现

使用CPLD与音频专用数模/模数集成电路实现音频精确延时系统,详细阐述了设计思路并给出了系统自顶向下的设计过程.     

分裂基FFT算法的讨论与改进

文中主要介绍了按频率抽取(DIF)分裂基FFT算法原理及其改进算法.与传统的分裂基算法相比,改进后的算法是利用了旋转因子的周期性、对称性,能够显著地减少旋转因子的个数并且节省ROM的容量.文中通过对改进的频率抽取分裂基-2/4 FFT与分裂基-2/8 FFT的DFT的演算、分析表明改进方法是有效可行.     

机载雷达发射机控制保护电路的实现

机载雷达发射机控制保护电路主要完成发射机技术参数监测、工作次序控制、与雷达进行信息交换的任务。介绍了该电路的设计与实现过程,描述了基于单片机、CPLD（复杂可编程逻辑器件）、多路数控增益放大器的硬件设计,给出了数据采集、故障判断、控制、存储4个主要软件模块的流程图。在软硬件设计过程中,采用了模块化设计,电路结构紧凑,代码量小,便于维护和扩展。该电路对提高发射机的可靠性有重要意义。     

CPLD与绝对式编码器高速通信在高精度高速伺服单元中的应用

本文论述高精高速伺服单元中的CPLD与高精度的绝对式编码器之间如何实现高速通信.