线路保护装置SV直采传输方案研究

分析了当前智能变电站SV点对点发送处理机制,提出了一种满足过程层要求的高均匀性和一致性SV直采传输方法。应用FPGA实现DMA控制器和以太网MAC控制单元,对SV报文添加发送描述符,由FPGA根据描述符直接控制SV发送。采用Spartan-6系列架构FPGA,通过PCI Express总线,系统内部实现SV数据高速传输。此方案充分利用了FPGA的并行数据处理的特性及丰富的IP资源,设计实现了多路以太网点对点数据的高带宽和高可靠性传输,极大的提升了智能变电站系统的性能。     

C-RAN预处理单元设计与实现

利用FPGA（现场可编程门阵列）实现基于LTE（Long Term Evolution,长期演进）协议C-RAN（云无线接入网络）体系架构中的前端预处理单元来加速CRAN系统的处理速度。软件层运行在基带信号处理单元池中,并且和FPGA前端预处理单元协同完成基带信号处理的整个过程。其中FPGA前端预处理单元集成了丰富的接口资源,包括PCIE、10 Gb/s以太网口、CPRI（通用公共无线接口）接口,将传统的移动通信和高速数据处理单元有效连接起来。预处理单元通过完成基带处理中的关键算法来减轻服务器处理的压力。与此同时在预处理单元内完成循环前缀的去除和有效子载波数据的筛选,降低了系统的IO吞吐量。预处理单元已经完成了仿真与验证。     

基于FPGA的LPC-ISA总线桥接设计与实现

介绍了一种基于FPGA的LPC-ISA总线桥接设计与实现的方法.LPC-ISA接口桥接单元包括LPC接口、ISA接口、地址寄存单元、等待时间存储单元、数据宽度判定单元以及数据缓冲单元几部分功能模块.LPC-ISA接口桥接单元通过接收访问地址的特征或接口传送的信号状态,在工业控制计算机领域实现了对8位和16位ISA设备的...     

针对一种多模式逻辑单元结构FPGA的工艺映射

结合FPGA设计的特点,提出一种可灵活配置的多模式FPGA逻辑单元结构及对其进行工艺映射的工具VMAP.该工具中除了采用一般的工艺映射算法外,还结合逻辑单元结构特点提出了专门的合并优化算法.该算法基于图的最大基数匹配,将部分查找表进行合并,减小了映射结果的面积开销.实验结果表明.对于标准的测试电路,结合文中的逻辑单元结构和合并算法得到的工艺映射结果平均可以减少15.7%的基本逻辑单元使用个数.     

OMAPL138和FPGA的合并单元设计方案

提出了一种基于ARM9+DSP双核处理器OMAPL-138和FPGA的合并单元设计方案。给出了该方案的原理框图,以及具体的程序流程图,并在CCS开发环境下完成了软件编程,实现了合并单元按照IEC61850标准规定的格式进行数字量以太网传输。实验结果证明了该设计方案的可行性与正确性,为合并单元的设计提供了一种新的思路。     

基于FPGA的以太网与1553B网络接口设计

设计了一种以太网与1553B网络接口,计算机通过该网络接口可方便地实现1553B总线设备的实时监控。详细阐述了硬件设计方案及各逻辑单元的设计方法,整个设计完全采用硬件逻辑实现,将1553B总线信息的编解码、W5100控制逻辑、数据缓存逻辑集成在一片FPGA内。实验结果表明,该网络接口可以稳定地实现以太网数据帧与1553B信息字的数据交换,满足航空航天测控系统数据通信设备的要求。     

基于图注意力网络和简单循环单元的化合物-蛋白质交互预测

现有基于深度学习的化合物-蛋白质交互预测方法未考虑数据的内部协变量偏移及序列数据的长距离依赖.针对此问题,文中提出基于图注意力网络和简单循环单元的化合物-蛋白质交互预测方法.利用图注意力网络-门控循环单元学习化合物分子的图级表示,利用多层简单循环单元学习氨基酸子序列的特征向量表示,结合多层前馈网络预测化合物-蛋白质的交互作用.实验表明,文中方法在2个公开数据集上的各项评估指标都有所提升,由此验证方法的有效性.     

YOLOv3-tiny的硬件加速设计及FPGA实现

YOLOv3-tiny具有优秀的目标检测能力,但模型所需的计算力依然较大,难以实现面向嵌入式领域的应用。提出一种YOLOv3-tiny的硬件加速方法,并在FPGA平台上实现。首先,针对网络定点化设计,以数据精度与资源消耗为设计指标,通过对模型中数据分布的统计以及数据类型的划分,提出了不同的定点化策略。其次,针对网络并行化设计,通过对卷积神经网络计算特性的分析,使用循环调整、循环分块、循环展开和数组分割等方法,设计了可扩展的常用硬件计算单元架构。然后,针对网络流水化设计,从层间与层内2个方面进行研究,以层间数据流方向和层内任务划分为基础,设计了一种灵活的流水化计算架构。最后,在XILINX XC7Z020CLG400-1平台上进行实验,结果表明,相较于667 MHz的单核ARM-A9处理器,加速比高达290.56。     

工业用现场总线物理层标准中的双相码

IEC61158-2是适合于恶劣工业环境使用的工业现场总线物理层标准,本文描述了该标准的物理层模型,模型中媒体相关子层MDS的主要功能及物理层协议数据单元PhPDU的组成,61158-2标准的导体媒质相关子层MDS使用了曼彻斯特码双相码,本文剖析了这种码型的特征,曼彻斯特码双相码所特有的一些特征,使该线路码非常适合于工业现场总线应用。     

力驱动三维FPGA布局算法

三维FPGA布局问题的复杂度与二维情况相比成指数倍增长,布局算法需要花费大量时间,影响了FPGA物理设计效率.为了在保证布局质量的前提下缩短布局时间,提出以线长为优化目标基于力驱动的三维FPGA布局算法——3D-WFP.该算法由整体布局、坐标合法化和层划分、布局优化3个阶段组成,通过力驱动算法快速形成整体布局,为后续2个子过程提供更精确的逻辑单元位置和时延信息.提出三维空间填充曲线,根据位置和时延信息依次对逻辑单元按照三维空间填充曲线进行坐标合法化和层划分;修正了低温模拟退火进行布局优化的解空间,大大加快了低温模拟退火的收敛速度.与已有的三维FPGA布局算法比较,3D-WFP在保证运行时间和时延性能的前提下,有效地缩短了最终布局结果,缩短的总线长达7.38%.     

基于FPGA的可加密USB存储设备设计

基于FPGA的可加密USB存储设备的设计过程,介绍了FPCA芯片EP1C3T100、USB接口芯片AU6983等各个模块的功能及硬件电路设计。对AES加密算法作了详细说明,并对硬件FPGA实现进行了设计和优化。该设备由FPGA芯片通过硬件来完成数据加密过程,由高速传输总线进行数据传输。具有实时性好、安全性高等优点。     

基于FPGA的16位数据路径的AES IP核

提出一种基于FPGA的16位数据路径的高级加密标准AES IP核设计方案。该方案采用有限状态机实现,支持密钥扩展、加密和解密。密钥扩展采用非并行密钥扩展,减少了硬件资源的占用。该方案在Cyclone II FPGA芯片EP2C35F484上实现,占用20 070个逻辑单元（少于60%的资源）,系统最高时钟达到100 MHz。与传统的128位数据路径设计相比,更方便与处理器进行接口。     

数字化变电站过程层传输标准的应用探讨

在IEC61850标准下有四种采样值传输标准:FT3规约、IEC 61850-9-1规约、IEC 61850-9-2及IEC 61850-9-2LE版规约。对四种规约在传输的格式、通信方式、工程应用等方面进行了对比分析,研究了它们各自特性和用于工程实施中的优缺点。深入了解这些规约,对于研发符合IEC618050标准的数字化变电站、过程层网络规约的选择以及现场工程应用有一定的现实意义。     

LOTUS1-2-3及其编译器软件在数据采集中的应用(五)——在1-2-3编译器下管理IEEE-488总线

IEEE-488总线是一种用于计算机与输入输出设备及各种测量仪器的通用总线标准。利用这一总线,可通过计算机对总线上仪器进行操作,并将测量结果返回计算机。在表处理软件Lotus1-2-3及其编译软件KJ的支持下,可以利用其“用户自定义”功能编译出一个应用程序软件包,使1-2-3表格文件中的控制命令字符传送至测量仪器,并将仅器测量结果直接送入1-2-3的表格单元,从而利用1-2-3的现有功能对测得的数据进行分析处理。     

一种FPGA高速访问USB设备的设计方案

针对FPGA访问USB设备存在传输速率低、资源消耗大、开发复杂的缺点,提出了一种将ARM处理器与FPGA相结合实现高速访问USB设备的方案。该方案利用ARM处理器的USB Host读取USB设备数据并缓存于高速内存,采用乒乓机制通过SRAM接口将数据传给FPGA。经测试,数据传输速率可以达到48Mbps。该方案具有开发难度小,资源占用率低和传输速率高的特点,适合于FPGA高速读取大量外部数据。     

基于FPGA控制ltc6804-2的电池管理系统的研究

为了提高电池管理系统中多块单体电池电压的采集速度与效率,提出了一种基于FPGA控制ltc6804-2的电池管理系统。单个Ltc6804-2里的ADC采集功能仅在20us内就可完成对12块单体电池的电压或电流的采集,并且多块ltc6804-2可进行级联从而可监测系统设备所需的单体电池电压,FPGA通过SPI总线与ltc6804-2实现通信,可快速获取多块单体电池的电压或电流从而可以在其内部实现系统的充放电均衡、荷电状态（SOC）估计等功能,并且精确度高,使整套设备更加简化与可靠,效率更高。本系统可广泛应用于电动汽车或通用航空机上。     

基于三模冗余架构的航天器FPGA可靠性设计

为提高航天器FPGA设备的可靠性,提出基于三模冗余架构的航天器FPGA可靠性设计。根据FPGA架构的基础连接原理,设计处理单元、配置单元、射频单元与双闭环电路组织,完成航天器FPGA的拓扑结构研究。在此基础上,连接总线通信串口,按照数据缓存的队列请求,控制总线状态机的既定化状态,完成航天器FPGA结构的传输转换。分别调试关键器件FPGA、复位航天芯片、整星联合三项,实现三模冗余架构的特性分析,完成基于三模冗余架构的航天器FPGA设计。实验检测结果表明,随着设备航行时间的增加,MPPT、SPPT指标的最大数值均占比70%以上,航天器FPGA的高可靠属性得以有效保持。     

一种基于合并单元开关量采集的设计与实现

针对智能变电站中合并单元的集约化设计的需求,在4U半宽的模拟量输入的合并单元开发中,开关量信号的采集及数据处理用一个插件实现。该插件采用光隔等元器件组成的硬件采集回路将采集DC220和DC110直流信号转换成TTL电平,通过FPGA将开关量信号进行组帧处理,按照串口通讯协议以差分信号的方式上送给CPU,CPU解析串口报文,做相关功能的处理。给出了硬件设计和软件设计,详细介绍了软件通讯协议,并给出了串口数据波形。     

LOTUS 1-2-3直接从打印机并行口采集数据

Lotus 1-2-3 2.00版本的宏命令{OPEN}能打开的文件也可以是DOS下的设备文件名。借此功能,在打印机并行口上设计简单的外接电路,实现外测电压数据直接进入Lotus 1-2-3工作表单元,而能充分发挥Lotusl-2-3的数据处理和图形显示等功能。     

基于LabVIEW和FPGA的半实物仿真平台的设计与实现

针对电力电子本科或研究生教学实验,基于LabVIEW和简易FPGA板卡,设计了一种高性价比的电力电子半实物实时仿真教学实验平台。仿真平台系统由上位机和模型运算单元FPGA板卡组成,人机界面及实验波形数据显示基于LabVIEW软件平台编制,通过以太网实现与FPGA板卡数据交换,平台系统可以进行多种电路拓扑模型的下载安装和HIL实时仿真实验。