基于FPGA的USB接口读写设计

介绍了一种用FPGA实现USB接口读写的设计方法.着重分析主循环,中断服务处理器和D12命令接口等几个结构模块的设计.在XilinxISE软件平台上,验证了读写模块的Verilog HDL语言代码.     

基于Verilog HDL的逻辑分析仪电路设计

本文设计的是一个基于Verilog HDL的简易逻辑分析仪电路,在满足触发条件时,对被测信号进行采集、存储、并在示波器上显示所采集到的信号波形和时间标志线。在该逻辑分析仪电路中,所有信号都与时间相关,从而可以观察到时间的设置与保持、脉冲宽度、外部丢失的数据关系、也能够帮助我们实施数字硬件故障检测。     

基于Verilog HDL设计线性分组编译码器

针对传统电路图法设计复杂数字系统的周期长,需要专门的设计工具,需手工布线的缺陷,阐述了用Verilog HDL输入法在设计复杂电路方面的优势.并以线性分组码编译码器的具体设计实现说明了Verilog HDL设计的程序结构清晰,无需考虑具体电路的实现,大大减少了设计人员的工作量,提高了设计的准确性和效率.     

用Verilog HDL实现基于FPGA的通用分频器的设计

在数字逻辑电路设计中,常常遇到一些对时钟分频的需求。本文实现了一种基于FPGA的软件化的分频方法,通过对不同的Verilog HDL语言程序语句进行比较分析和仿真综合。     

一种SDRAM控制器软核的Verilog设计

介绍了SDRAM存储器的特点及工作原理,SDRAM是一种采用了地址复用技术的高速海量同步存储器,其读写数据都是在时钟的上沿进行的。重点介绍了一种通用SDRAM控制器软核的Verilog设计,通过控制器接口可使得对SDRAM的操作如同通用的SRAM一样简单。     

基于Verilog HDL的DDS相位累加器的一种优化设计

通过对基于Verilog HDL的DDS相位累加器的传统设计方法的对比分析，提出了应用流水线技术加法器与寄存器结合在一起进行相位累加器设计的方案，该方案既具有提高速度又具有节约资源的优点，并且以一个八位相位累加器为例，给出了实验仿真结果。     

嵌入式系统开发平台IP核接口层的设计

针对基于SoC技术的嵌入式开发平台应用层中IP核的复用问题,提出了支持IP核开发/复用的总线接口设计思路,并将IP核的SoC总线接口作为嵌入式系统开发平台ESP的一个层次予以实现。通过IP核之间点对点的连接方式,阐述了IP核总线接口的设计原理,并将IP核总线接口内部结构划分为协议转换、数据处理和优先级仲裁3个模块,使其能方便地移植到不同规范的SoC接口。最后以USB设备控制器IP核和AMBA总线为实例,验证了基于该设计思路实现的IP核接口层功能的适用性。     

GPS数据通讯中CRC校验原理及其Verilog HDL语言实现

GPS数据通讯时,接收端对接收到的数据进行差错校验,再将得到的校验码和接收到的校验码比较,如果二者一致则认为传输正确,如果是指令则执行,否则予以拒绝。本文介绍了循环冗余码基本原理、GPS数据通讯中冗余校验,从校验原理入手,具体给出其逻辑电路和Verilog HDL语言实现。     

POWERLINK网络管理的Verilog HDL实现

为提高协议栈的通信实时性,利用数字电路具有的速度优势,设计了一系列电路结构来实现数据链路及以下层的功能。其中决定通信功能单元运行方式的网络管理(NMT)居于核心地位。采用数据存储排序电路结构来按顺序地存储事件。在不改变协议一致性的情况下,定义了新的主状态,用来读取事件存储队列中的新事件,实现NMT状态机的功能,以及在NMT状态改变后做相关的处理。利用Verilog HDL语言设计实现,用EDA开发软件Modelsim SE进行功能仿真,验证了功能的正确性。     

两相仪用步进电机驱动控制器IP核的设计

针对两相仪用步进电机,提出了一种基于可编程片上系统的步进电机驱动控制器IP核的设计方案。设计和实现了各功能模块,并将其封装成了IP核。仿真和实测结果表明,所研究设计的IP核具有启动、停止、改变方向、加／减速以及细分等功能,可应用于各种两相步进电机驱动控制系统,特别是多步进电机应用系统,大大减少了重复设计的工作量,且运行稳定可靠。     

基于Verilog HDL的流水线模型机的设计与实现

为了提高模型机指令执行的并行性,使用Verilog HDL并采取top-down设计方法,利用确定的有限状态自动机(DFA)理论,设计并实现了一台具有指令级并行性的流水线模型机的方案.阐述了该流水线模型机的DFA设计算法与Verilog HDL的实现方法,并给出了相应的仿真测试.测试结果证明,该模型机能并行处理4条指令,并具有预取指令和旁路功能.     

三相SPWM变频控制器通用IP核的研究

针对复杂的电机驱动控制系统对集成化和速度等级的要求,基于EDA技术,利用Altera公司的Qlmrtus Ⅱ软件及EP1K50QC208-3芯片,并采用分时复用的思想和VerilogHDL硬件描述语言设计了基于FPGA的三相SPWM变频控制器的IP核,给出了存储单元和占空比计算单元的设计方法,并进行了仿真与实验分析．存储单元和占空比计算单元的设计中,实验结果表明,该设计完全可以满足电机驱动和变频电源的实时控制要求,且开关频率、死区时间等参数可在线修改,具有开发周期短,可靠性高等特点．     

基于DSP的USB2.0设备接口协议的实现

在充分研究USB2.0设备接口协议的基础上,提出了一种基于TMS320C5402 DSP与CY7C68001 EZ USB SX2的USB2.0系统的硬件接口逻辑及软件系统。通过 CPLD设计,克服了DSP I/O口功能弱的缺点,提高了DSP的控制能力,增强了系统设计的成功率和灵活性。用所设计的软件接口实现了控制状态寄存器的访问、中断源的读取、设备枚举处理及命令节点的处理。现场使用和试验表明,该系统具有速度快和可靠性强等优点。