一个用于14位采样保持电路的全差分增益增强放大器的分析和设计

介绍了一种全差分增益增强CMOS运算放大器的设计和实现。该放大器用于14位20 MHz采样频率的流水线模/数转换器(A/D)的采样保持电路。为了实现大的输入共模范围,采用折叠式共源共栅放大器。主放大器采用开关电容共模反馈电路在获得大输出摆幅的同时降低了功耗。辅助放大器则采用简单的连续时间共模反馈电路。该放大器采用UMC Logic 0.25μm工艺,电源电压为2.5 V。Hspice仿真结果显示,在负载为15 pF的情况下,其增益为104 dB,单位增益带宽为166 MHz。     

全差分增益提高运算放大器的分析与设计

通过增益提高技术,一个全差分增益提高套筒式共源共栅运算放大器被提出和设计。该运算放大器得主运算放大器是由全差分套筒式共源共栅放大器构成,并带有一个开关电容共模反馈电路。而增益提高放大器是由全差分析叠式共源共栅放大器构成,它的共模反馈电路是连续时间反馈电路。该运算放大器采用中芯国际0．35μmixed-signal CMOS工艺设计,运算放大器的直流增益可达到129dB,而单位增益频率为161MHz。     

一种采用增益增强技术的全差分运放设计和实现

设计了一种采用增益增强技术并带有共模反馈的全差分运算放大器.该运算放大器主要由三个折叠式共源共栅结构的运放、一个偏置电路和一个共模反馈电路组成.运算放大器采用chartered 0.35 μm CMOS工艺实现,仿真结果表明运放开环增益为106.8 dB,单位增益带宽为58 MHz,相位裕度为79°(负载Cload=1 pF).对流片运放进行测试和分析,运算放大器测试指标和仿真指标基本接近,较好达到预先的设计要求.     

一种带增益提高技术的高增益CMOS运算放大器的设计

给出了一种用在高速高精度流水线型模数转换器中的具有高增益和高单位增益频率的全差动CMOS运算放大器的设计,电路结构主要采用折叠式共源共栅结构,并采用增益提高技术提高放大器的增益。共模反馈电路由开关电容共模反馈电路实现。模拟结果显示,其开环直流增益可达到106 dB,在负载电容为2 pF时单位增益频率达到了167 MHz,满足了对模数转换器的高速度和高精度的要求。     

一种高性能共模反馈CMOS运算放大器

介绍了一种具有高增益,高电源抑制比(CMRR)和大带宽的两级共源共栅运算放大器。此电路在两级共源共栅运算放大器的基础上增加共模反馈电路,以提高共模抑制比和增加电路的稳定性。电路采用0.35μm标准CMOS工艺库,在Cadence环境下进行仿真。结果显示,该放大器增益可达到101 dB,负载电容为10 pF时,单位增益带宽大约为163 MHz,共模抑制比可达101dB,电路功耗仅为0.5 mW。     

一种高共模抑制比轨到轨全差分运算放大器

针对传统全差分运算放大器电路存在输入输出摆幅小和共模抑制比低的问题,提出了一种高共模抑制比轨到轨全差分运算放大器电路。电路的输入级采用基于电流补偿技术的互补差分输入对,实现较大的输入信号摆幅;中间级采用折叠式共源共栅结构,获得较大的增益和输出摆幅;输出级采用共模反馈环路控制的A类输出结构,同时对共模反馈环路进行密勒补偿,提高电路的共模抑制比和环路稳定性。提出的全差分运算放大器电路基于中芯国际(SMIC) 0.13μm CMOS工艺设计,结果表明,该电路在3.3 V供电电压下,负载电容为5 pF时,可实现轨到轨的输入输出信号摆幅;当输入共模电平为1.65 V时,直流增益为108.9 dB,相位裕度为77.5°,单位增益带宽为12.71 MHz;共模反馈环路增益为97.7 dB,相位裕度为71.3°;共模抑制比为237.7 dB,电源抑制比为209.6 dB,等效输入参考噪声为37.9 nV/Hz^1/2@100 kHz。     

一种高单位增益带宽CMOS全差分运算放大器

设计并讨论了一种高单位增益带宽CMOS全差分运算放大器。由于折叠共源共栅结构电路具有相对高的单位增益带宽以及开关电容共模反馈电路稳定性好、对运放频率特性影响小等优点,故设计的放大器采用了折叠共源共栅结构以及开关电容共模反馈电路技术,并达到了高单位增益带宽的设计目的。基于TSMC0·25μmCMOS工艺,仿真结果表明,在2·5V的单电源电压下,运算放大器的直流开环增益为70dB,单位增益带宽为500MHz。     

基于前馈gmf的共模反馈稳定性增强电路

基于0.13 μm CMOS工艺,提出并设计了一种应用于三级全差分运算放大器中的新型共模反馈电路。将具有密勒补偿结构的典型两级全差分结构和源随器结构作为三级运算放大器的放大级,通过在共模反馈电路中引入前馈通路,产生的两个零点提高运放的稳定性,解决了传统共模反馈电路中多个极点难以补偿的问题。仿真结果表明,在1.2 V电源电压下,共模下增益为70.4 dB,单位增益带宽为56 MHz,相位裕度为85.5°。相比于传统无前馈电路,新型共模反馈电路的单位增益带宽和相位裕度分别提高了8.2 MHz和17.4°。具有这种共模反馈结构的运算放大器可以实现较低的电源电压和较好的相位裕度。     

低电压高增益带宽CMOS折叠式共源共栅运算放大器设计

本文基于SIMC 0．18μm CMOS工艺模型参数,设计了一种低电压高单位增益带宽CMOS折叠式共源共栅运算放大器。该电路具有相对高的单位增益带宽,并具有开关电容共模反馈电路（CMFB）稳定性好、对运放频率特性影响小的优点,Hspice仿真结果表明,在1．8V电压下,运算放大器的直流开环增益为62．1dB,单位增益带宽达到920MHz。     

一种高增益全差分运算放大器的分析与设计

采用增益提高技术,设计了一种高增益全差分运算放大器,其主运放和两个辅助运放均为全差分折叠式共源共栅结构,并带有连续时间共模反馈电路。详细地分析了由增益增强结构为此运放带来的零极点对。该运算放大器采用TSMC 0.18 μm CMOS工艺设计,开环直流增益可达138 dB,单位增益带宽为252 MHz。