基于查表法的快速CRC算法设计

无线数据传输的关键问题之一是抗干扰,通过对CRC应用条件和计算方法的分析,设计了任意长度数据的CRC快速算法,实际运行结果表明,该算法可应用于数据率高达96kbps的实时CRC计算中。     

基于FPGA的CRC编解码器实现

循环冗余校验(CRC)是一种广泛应用于通信领域以提高数据传输可靠性的差错控制方法。介绍了CRC码的原理,分析了CRC编码、解码电路设计思路。利用VHDL语言设计CRC(7,3)编解码器并通过QuartusⅡ仿真平台进行仿真验证,最后下载到FPGA芯片实现了CRC(7,3)编解码电路。仿真及实验结果表明采用此方法实现的CRC编解码器具有速度快、可靠性高及易于大规模集成的优点。     

SPI接口与CRC算法在双DSP数据通信中的应用

提出了一种基于DSP28335片上SPI模块和CRC校验算法的数据通信方案。给出了接口电路设计、SPI模块驱动程序设计和求取CRC校验码的具体步骤,重点介绍了通信协议中从机发送请求机制和错误帧重发机制的实现,解决了SPI从机不能发起传输的问题,并提高了通信双方的差错检测能力。实验结果表明,该方案数据传输速度快,可靠性高,满足飞控计算机的性能要求。     

SPI接口与CRC算法在双DSP数据通信中的应用

提出了一种基于DSP28335片上SPI模块和CRC校验算法的数据通信方案.给出了接口电路设计、DPI模块驱动程序设计和求取CRC校验码的具体步骤,重点介绍了通信协议中从机发送请求机制和错误帧重发机制的实现,解决了SPI从机不能发起传输的问题快,并提高了通信双方的差错检测能力.实验结果表明,该方案数据传输速度,可靠性高,满足飞控计算机的性能要求.     

CAN总线中CRC编码的硬件实现

基于CAN总线数据传输过程中加入的CRC编码技术与原理,本文首先给出了比特串行CRC编码原理及基于除法编码运算的CRC编码算法硬件实现方法。然而,为了满足高速数据传输的需要,本文进一步给出了,利用空间换取时间的比特并行CRC编码算法的详细推导过程,最后是采用VHDL语言与FPGA器件,完成了CAN总线中比特并行CRC编码算法的硬件仿真、综合、布线及下载配置,结果表明完全达到了预期的设计要求。     

基于CRC校验的高速长线LVDS传输设计

针对数据在高速远距离传输中存在可靠性低的问题,提出了一种带CRC校验的高速长线LVDS数据传输系统设计。该设计以LVDS作为高速数据传输接口,在硬件电路设计上加入均衡电路,补偿数据远距离传输损耗,并在逻辑设计上加入CRC检错码,将反馈纠错机制(ARQ)运用在传输系统中,提高数据传输的可靠性,同时改进传统反馈纠错机制工作方式,降低数据带宽损耗,保证数据高速传输。经试验验证,该系统工作稳定,串行数据以400Mb/s的速率,在由4段10m屏蔽双绞线组成的40m传输线上可实现零误码率传输。     

总线协议中的CRC及其在SATA通信技术中的应用

分析了基于总线协议下的CRC校验关键技术的算法及实现原理。提出了一种适合总线协议生成多项式的CRC产生器与校验器的硬件电路实现方法。通过该方法,依照SATA国际I/O标准,编写的CRC产生器与校验器Verilog 代码,已通过VCS的仿真验证,并成功集成于SATA总线,实现了该总线的通信。该方案进行的CRC产生器和校验器设计,具有可靠性高,实用性广,便于提高工程开发效率等优点。     

一种通用多通道并行CRC计算及其实现

对循环冗余校验码（CRC）现有计算方法存在的问题,提出一种有多个计算器同时计算的通用多通道并行CRC计算新方法,证明了该算法及相关定理,并用实例验证了算法正确性。研究不同参数下该算法软件计算的性能,并实现了高达26Gbit／s硬件CRC计算。分析表明该算法可大幅度提高软硬件计算速度,通过合理选择有关参数能提高CRC计算性价比,在10G以太网和40GSDH等未来高速网络中有较大的应用价值。     

基于半字节CRC直驱表法的长线HOTLINK传输设计

针对在远距离高速传输中数据可靠性比较低的问题,提出了一种带半字节CRC直驱表法校验的高速长线HOTLINK数据传输系统设计,设计以 HOTLINK作为高速数据传输接口,将反馈纠错机制(ARQ)运用在传输系统中,并在逻辑设计上加入半字节CRC检错码,提高数据传输的可靠性,保证数据高速传输,经验证,数据能以400Ｍｂｉｔ /ｓ的速率,在由4段20ｍ射频同轴电缆组成的80ｍ传输线上可实现零误码率传输,有效保证远距离高速传输中数据的可靠性。     

新型超高频RFID编解码和CRC电路的设计与实现

提出了一种新的超高频射频识别(RFID)标签芯片的数据编解码与循环冗余校验(CRC)计算同步进行的电路结构。该电路采用ISO/IEC 18000.6C标准协议,在数据编解码过程中同步进行串行CRC计算来提高系统数据的处理速度。采用FPGA进行仿真分析。结果表明,该设计方法可实现CRC编解码与RFID数据的编解码同步,即不占用额外的时钟处理CRC计算,从而满足超高频RFID的快速通信要求。所提出的串行CRC电路在SIMC 0.18 μm标准CMOS工艺下进行综合,其面积比并行CRC电路节省31.4%,电路算法更简单。