基于大动态范围CMOS图像传感器对数有源像素一种新的FPN抑制技术

对数模式的CMOS图像传感器提供了大动态范围(大约120dB).在对数图像传感器设计中缺少简单的消除FPN的方法.采用对数模式的CMOS图像传感器获得了比线性APS大的动态范围.在对数模式传感器中采用了一种新的FPN抑制技术.即在对数像素中增加一个开关晶体管并结合双采样电路,该技术的实施使得对数像素的读出显著的降低了FPN水平.     

CMOS图像传感器中低FPN列读出电路的设计

针对CMOS有源像素传感器,提出一种降低固定模式噪声(FPN)的列读出电路.通过对普通列读出电路进行改进,在双采样电路基础上,增加了失调电压补偿过程.数学分析和电路模拟结果表明双采样技术可以消除像素内产生的固定模式噪声,采用失调电压补偿技术可以将运算放大器带来的列FPN从毫伏级降为微伏级.该电路已应用于640×480 CMOS图像传感器中,满足低功耗(16.5μW)和窄列宽(8 μm)的要求,并在CHRT 0.35 μm工艺下成功流片,测试结果表明电路可将固定模式噪声降低到1 mV以下,有效改善电路性能.     

一种双采样电路在CMOS图像传感器中的应用

介绍一种能改进其成像效果的CDS双采样电路,并通过Cadence仿真软件模拟其工作过程,验证功能电路的正确性.该方案较之传统的双采样电路结构简单,容易实现,能有效避免电路失配引入的噪声.     

CMOS图像传感器动态范围扩展技术

CMOS有源像素图像传感器动态范围的扩展可采用各种技术,如对数像素结构、横向溢出栅像素结构、多次曝光技术、局部曝光技术等,其中多次曝光技术在可获得大动态范围图像的同时,信噪比(SNR)较高。     

一种新的片上抑制CMOS图像传感器暂态噪声方法术

暂态噪声是CMOS图像传感器暗光下噪声的重要组成部分,不但影响图像质量,而且限制图像动态范围的提高。提出了一种新的自适应片上抑制CMOS图像传感器暂态噪声的方法。将多帧采样图像进行空间转换,使用自适应增益将多帧采样图像中相应像素进行加权平均,进行空间逆变换,得到去噪后的像素值。对20组图片进行实验,结果表明算法能够克服...     

关于CMOS图像传感器的调试

CMOS图像传感器在调试的过程中可能会遇到很多棘手的问题，笔者在这里将自己几年来对CMOS图像传感器的一些调试经验同大家分享。[编者按]     

透视数码相机的心脏图像传感器技术CMOS篇

最理想的图像传感器应用拥有CCD的图像质量和CMOS的智能,这并不是可望而不可及的。柯达公司推出的插入式隔行（Interline) CCD-KAI2020芯片（一部分图像处理在芯片上进行,通过增加时钟驱动器,从而获得双倍的相关抽样）就是实现这项技术的一款产品,虽然柯达公司并没有将该产品命名为智能CCD（模数转换以及在芯     

一种应用于ARM7的CMOS图像采集系统

本文介绍了以ARM7为控制单元,使用CMOS图像传感器进行图像数据采集的嵌入式监控系统;并在介绍系统组成原理的基础上讨论了SCCB总线配置的方法和图像采集部分的结构,最后对设计中遇到的若干问题进行了解答和说明。     

CMOS图像传感器技术在医疗领域的应用

在介绍CMOS图像传感器组成及特点的基础上,阐述基于CMOS的电子内窥镜原理及结构,分析其在医疗领域的创新性应用及前景,并介绍应用CMOS图像传感器技术开发的一次性可视腹腔穿刺器和一次性可视人流系统。     

基于自适应相关多采样技术的CMOS图像传感器列级单斜ADC设计

为了降低CMOS图像传感器的噪声水平,本文提出了一种基于自适应相关多采样技术的单斜ADC,可以根据光强自动选择合适的斜坡信号完成A/D转换.通过在低照度下使用小范围、高增益的斜坡信号进行多采样操作,可以充分降低读出噪声.多斜坡发生器由温度计码电容型DAC实现,此外还分析并校准了斜坡信号的失调电压和增益误差.提出的单斜ADC是在标准的110 nm 1P4M工艺下设计仿真的.仿真结果表明:基于自适应相关多采样技术的单斜ADC不会增加总A/D转换时间,同时在8倍的前置放大器增益下实现了最低59μVrms的读出噪声.此外当前置放大器为2倍增益时,读出噪声从强光下的211μVrms降低到弱光下的92μVrms,噪声的降低对应于7.21 dB信噪比的提高.另外,本文的品质因数为3.77 nVrms·s.     

嵌入式系统中CMOS图像传感器接口技术

提出了CMOS（互补金属氧化物半导体）图像传感器在嵌入式系统中的接口技术，通过设计软件驱动使嵌入式处理器能够控制CMOS图像传感器图像数据自动采集。并对CMOS图像传感器采集的数据进行插值和自动白平衡处理。此接口模块已经成功地应用于二维条码识读器的图像采集模块中，取得了良好的效果。     

用于时间延迟积分型图像传感器的流水采样列级运放共享累加器

提出了一种适用于TDI-CIS(时间延迟积分CMOS图像传感器)的模拟域流水采样列级运放共享累加器结构。提出的这种模拟累加器结构应用流水采样结构在不改变运放速率的前提下,将累加器的速率提升为传统累加器的2倍;采用积分电容列运放共享技术将n级TDI-CIS所需的运放个数减少至采用传统累加器所需个数的1/n。分析了流水采样累加器结构的原理以及输出噪声。使用标准0.18μm CMOS工艺进行了电路设计。仿真结果显示,提出的模拟累加器结构功耗为0.29 mW,采样率为2 Msample/s。结果表明流水采样列级运放共享累加器结构在保持低电路面积和功耗的同时,可将TDI-CIS最大可达到的行频增加一倍,更适于高速扫描的应用环境。     

集成电容式传感器的理论模型研究

研究一种与CMOS工艺兼容的梳状电极结构电容式传感器,对其敏感电容的变化量进行理论推导,建立了一种简单的解析模型,并使用Ansys软件仿真验证。利用该解析模型能够直观的分析各种参数变化对敏感电容变化量的影响,对芯片设计、制作及测试等具有参考意义。     

基于并口的CMOS图像传感器数据采集技术研究

CMOS图像传感器是一种新颖的图像传感器件,在许多传统的图像传感领域得到了广泛应用。并口则是现今计算机配备的标准接口之一,也是数据采集的通用接口。文章给出了一种利用计算机的并行口实现对CMOS图像传感系统图像数据采集的方法,可以为研究CMOS图像传感器的各种特性提供一种方便的数据采集手段。     

CMOS有源象素图象传感器

介绍了ＣＭＯＳ图象传感器一般结构、ＣＭＯＳ图象传感器的象元结构和在片模拟信号处理，并介绍了两种典型的ＣＭＯＳ有源象素图象传感器，最后指出了ＣＭＯＳ有源象素图象传感器的发展动向