信息报道

<正>IMEC建立先进封装及互连中心IMEC近期内部设立了一个先进封装及互连中心(APIC),它将扮演一个核心角色,将处于集成电路食物链上的各个参与者凝聚在面向未来封装及系统集成的联合研发项目中来。APIC将主要致力于弥合在电路与系统间存在的“互连沟壑”、射频组件间的异质整合以及高功耗大密度器件上的热能管理等方面的研究。     

厚膜与LTCC材料在光电子封装中的应用

光电子封装就是把光电器件芯片与相关的功能器件和电路经过组装和电互连集成在一个特制的管壳内，通过管壳内部的光学系统与外部实现光连接。光电子封装是继微电子封装之后的一项迅猛发展起来的综合高科技产业，光电子封装不但要求将机构的、热的及环境稳定性等因素在更高层次结合在一起，以发挥电和光的功能，同时需要成本低，投放市场快。本文通过光电子封装对材料提出的各种要求，列举出厚膜与LTCC在光电子中的实用化产品，描述了厚膜和LTCC基板在环境恶劣的军事产品、无线通讯产品及汽车电子上发挥出的显著特性优势，论述了厚膜与LTCC互连材料是光电子封装的理想材料。最后提出了目前光电子封装存在的问题与未来的挑战。     

超高速光互连系统级封装技术前沿研究

光互连系统级封装技术是用光互连在封装尺度上代替铜互连,以突破目前芯片间通信低速度瓶颈。超高速光互连系统级封装的目标是开发出可集成光子收发器,并嵌入到现代尖端的系统级封装中(SiP)中,以提高并行计算系统的数据传输效率或速度。文章介绍了超高速光互连系统级封装关键技术及前沿研究情况,通过分析IMEC、Intel、BAE系统公司等研究机构的开发现状和技术发展路线,论述了光互连SiP关键技术的发展趋势。     

薄型化三维封装

<正> 日本 North 公司的最新技术——利用铜凸点互连铜布线层,实现了既可靠又便宜的铜-铜直接互连;同时更容易实现一个封装体内多个芯片的叠层封装。用现有的逻辑芯片和存储器芯片封装在一个封装体内组成一个系统,取代在一个芯片上进行系统集成,可以大大缩短开发周期。但是,常规的引线     

MCM(MCP)封装测试技术及产品

1、简介南通富士通的MCM封装测试技术是利用陶瓷基板或硅基板作为芯片间的互连,将二片以上的超大规模集成电路芯片安装在多层互连基板上,再用金丝与金属框架相连通,而后由树脂包封外壳的多芯片半导     

MCM的工艺技术发展

一、引言多芯片模块MCM：（MultichipModule）的基本概念是：把多块裸露的IC芯片组装在同一块多层高密度互连基板上，并封装在同一管壳中，形成一个多芯片功能组件。MCM是一种先进的电子组装技术，与过去的混合IC概念的关键区别在于“多块”“裸露”芯片直接组装在多层高密度互连基板上，若把一些单片器件组装在PC板上，则不能叫做MCM。采用MCM技术，其芯片之间的节距可缩得极小，层与层间以通孔金属化导线互连，因此，其多层互连线比常规PC板或混合IC要缩短一个数量级，由此导致一系列引人注目的重大优点。国际上的研究开发结果…     

后摩尔时代的封装技术

介绍了在高性能的互连和高速互连芯片(如微处理器)封装方面发挥其巨大优势的TSV互连和3D堆叠的三维封装技术。采用系统级封装(SiP)嵌入无源和有源元件的技术,有助于动态实现高度的3D-SiP尺寸缩减。将多层芯片嵌入在内核基板的腔体中;采用硅的后端工艺将无源元件集成到硅衬底上,与有源元件芯片、MEMS芯片一起形成一个混合集成的器件平台。在追求具有更高性能的未来器件的过程中,业界最为关注的是采用硅通孔(TSV)技术的3D封装、堆叠式封装以及类似在3D上具有优势的技术,并且正悄悄在技术和市场上取得实实在在的进步。随着这些创新技术在更高系统集成中的应用,为系统提供更多的附加功能和特性,推动封装技术进入后摩尔时代。     

LTCC多层基板传输线反射仿真

反射是单一网络中导致信号完整性变坏的主要原因。在阻抗不受控的封装中．反射噪声可能会使整个互连封装设计失败。阐述了在某数字电路封装中，一个单一互连网络控制反射的设计过程。最后基于仿真验证结果，给出了高密度、不可控阻抗的数字电路封装中抑制反射噪声的方法。     

一种低成本的硅垂直互连技术

1引言 近年来，随着三维叠层封装技术和MEMS封装技术的发展，硅垂直互连技术正在受到越来越多的重视【1】。这一技术通过在硅片上制作出垂直电互连来实现芯片正面与背面或上下芯片之间的互连，从而缩短了互连线的长度并为芯片提供更为优异的电性能。其应用包括：台面MOS功率器件的倒装芯片封装【2】、垂直集成传感器阵列的制造【3】、RF-MEMS器件的封装【4】、高性能硅基板的开发【5】和芯片的三维叠层封装【6】。     

基于AAL5的多协议封装技术探讨

在简要分析协议互连必要性的基础上，介绍了基于AAL5多协议封装的协议栈，重点讨论了基于路由的及基于桥接的高层协议数据单元在AAL5上的两种封装格式。     

面阵列CSP仿真的可靠性预测

随着SMT技术的发展，集成电路封装互连，尤其是球栅阵列和面阵列CSO的互连可靠性成为人们关注的重点。其关系到这些互连技术的推广应用。本通过一系列的模拟实验，获取一些关键数据，从而开发出分析IC封装互连可靠性的新方法。并采用SRS软件作为预测可靠性的工具。创建和分析IC封装互连的新方法可为当今高性能产品提供可靠的需求。具有球栅阵列(BGA)特征的较新型的元件封装与面阵列互连组合形成了一类应用技术，这种技术能够容纳更多引线数，占用的板子空间小，而且还实现了宽间隙下的互连。对面阵列引线性能的调研已成为人们密切关注的领域，并对此展开了一系列的研究。必须考虑为下一代封装开发可靠的、低应力互连的方法。由于BGA不同于传统的组装方法，不存在将柔性引线弯曲连接的工艺步骤，显然，迫切期望为面阵列封装开发依附引线。因此，而为新BGA在开发一类小型化的IC封装以满足这种迫切需求。我们将其统称为芯片级封装(CSP)。已开发出这些小型化封装可使许多与倒装芯片技术相关的性能优势尽可能地满足广大用户的要求，而不需要用户来处理和组装未被保护的裸芯片。为获得引线柔性或释放应力，需要采用一种综合策略。首先，有必要说明可能会影响现代焊接的组件的合理应用的许多设计特性。     

多芯片机械电子功率封装用的倒装芯片焊接

为满足汽车市场的下一代系统要求，需要新的封装技术。半导体元器件的系统功能性的增强和对减少总成本的需要促成了多芯片封装的解决方案。使用半导体器件开关、控制和监测大电流负载将把逻辑和功率器件集成到一块共用基板上，要求这个基板具有功率耗散和载流能力，带有控制器件和互连所用的细线导体。为了实现这些目标，摩托罗拉公司的先进互连系统实验室(慕尼黑)研究出了一种新的封装概念，一种采用倒装芯片焊接技术和电镀共晶SnPb焊料凸点的多芯片机械电子功率封装。为了提供一个能覆盖系统结构中不同功率等级的先进封装乎台，评价了几种基板技术。     

基于AAL5的多协议封装技术探讨

在简要分析协议互连必要性的基础上，介绍了基于ＡＡＬ５多协议封装的协议栈，重点讨论了基于路由的及基于桥接的高层协议数据单元在 ＡＡＬ５上的两种封装格式。     

厚膜技术与LTCC材料在光电子封装中的应用

光电子封装就是把光电器件芯片与相关的功能器件和电路经过组装和电互连集成在一个特制的管壳内,通过管壳内部的光学系统与外部实现光连接。光电子封装是继微电子封装之后的一项迅猛发展起来的综合高科技产业,光电子封装不但要求将机械的、热的及环境稳定性等因素在更高层次结合在一起,以发挥电和光的功能;同时需要成本低、投放市场快。本文通过光电子封装对材料提出的各种要求,列举出厚膜与LTCC在光电子中的实用化产品,描述了厚膜和LTCC基板在环境恶劣的军事产品、无线通信产品及汽车电子上发挥出的显著特性优势,论述了厚膜与LTCC互连材料是光电子封装的理想材料。最后提出了目前光电子封装存在的问题与未来的挑战。     

浅谈超导量子比特封装与互连技术的研究进展

基于超导量子电路的量子计算技术已经在退相干时间、量子态操控和读取、量子比特间可控耦合、中大规模扩展等关键技术上取得大量突破,成为构建通用量子计算机和量子模拟机最有前途的候选技术路线之一。在介绍超导量子比特原理的基础上,结合自主创新成果,对国内外超导量子比特封装与互连技术的发展进行评价,并重点探讨了超导量子比特三维集成封装解决方案以及与外部稀释制冷机测控线路的高密度互连方案,为尽快缩小与国外超导量子计算机的差距提供超导量子比特封装与互连技术支撑。     

柱栅阵列的无铅卡组装和返修

IBM已将铜柱栅阵列(CuCGA)互连用作为陶瓷柱栅阵列(CCGA)上锡铅焊料柱的无铅替代品(见图1)。像CCGA一样，CuCGA提供一种高可靠性封装解决方案，可以使用具有优良的电性能和热性能的陶瓷芯片载体。取消铅在微电子封装中的应用的行动增加了大尺寸、高I／O封装的制造复杂性。与新型封装互连结构的开发一致的可制造卡组装和返工工艺的开发对于技术的可接收性是至关重要的。设计的铜柱栅阵列(CuCGA)互连可满足可制造性、可靠性和电性能等多方面的要求。可制造性的结构优化重点是在制造处理过程中保证柱的牢固性和具有便捷的卡组装工艺。最终卡上的焊点对于互连的可靠性是至关重要的。互连的几何形状还影响到电性能【1】。评估这些有竞争性因素决定着最后的柱设计【2】。本文重点讨论了CuCGA卡组装和返工工艺的开发和可靠性评估。工艺开发的目的是将成功的SMT组装工艺用于CCGA，以便开发出标准的无铅SMT工艺。将CuCGA组装工艺成功地集成于锡银一铜(SnAgCu，或者SAC)卡组装工艺的开发中，这对于贴装、再流和返修领域都将是一个挑战。本文将讨论通过可靠性评估说明这些工艺的优化和成功结果的实例。     

基于硅桥芯片互连的芯粒集成技术研究进展

在后摩尔时代,通过先进封装技术将具有不同功能、不同工艺节点的异构芯粒实现多功能、高密度、小型化集成是延长摩尔定律寿命的有效方案之一。在众多先进封装解决方案中,在基板或转接板中内嵌硅桥芯片不仅能解决芯粒间局域高密度信号互连问题,而且相较于TSV转接板方案,其成本相对较低。因此,基于硅桥芯片互连的异构芯粒集成技术被业内认为是性能和成本的折中。总结分析了目前业内典型的基于硅桥芯片互连的先进集成技术,介绍其工艺流程和工艺难点,最后展望了该类先进封装技术的发展。     

印制电路词汇（17）

969 packaging density:封装密度单位体积中含有功能部件(元件、互连件、机械部件等)的相对量,通常以高、中、低来区分。970 packaging technology:封装技术将电子元件装入基板、互连并密封,制成电路器件及电路系统的技术。     

堆叠封装技术进展

目前电子产品正朝着高集成化、多功能及微型化方向不断发展。堆叠封装(PoP)作为一种新型3D封装技术,在兼容现有的标准表面贴装技术(SMT)的基础上能够实现不同集成电路在垂直方向上堆叠,从而能够提升封装密度,节省PCB板组装空间,缩短互连线路长度。该技术已从初期的低密度双层堆叠发展至当前的高密度多层堆叠,并在互连方式与塑封形式等封装结构及工艺上不断改进,以适应高性能电子产品的发展需求。通过对PoP上层与下层封装体结构及其封装工艺的近期研究成果进行综述,对比分析它们的各自特点与优势,并展望PoP未来发展趋势。     

IC裸芯片组的积木式平面互连技术——无封装系统集成研究

本研究项目针对手机、MP4等便携式电子产品对IC芯片的高密度封装需求,采用最新的国家发明专利‘裸芯片积木式封装方法’,将在同一块印制板上的集成电路裸芯片像积木一样挤紧嵌入在PCB中,用半导体光刻工艺进行芯片间以及芯片和PCB间的直接平面互连,完成电子整机板的制造过程。采用该方法可使电子整机芯片模板的体积缩小5到20倍。本文对该项专利发明的研究内容、技术创新点、工艺实施方案及典型应用等进行了较详细的介绍。