DSP在卫星测控多波束系统中的应用

本文介绍了卫星测控多波束系统DSP模块的设计以及功能实现,在DSP模块的设计中使用了两片TigerSHARCDSP芯片并行连接,在500ms内完成测向和波束合成权值的计算。高性能的DSP芯片和优越的阵列信号处理算法保证信号能够得到及时准确的处理,满足了系统的需求。     

小阵面相控阵雷达波束控制系统的实现

对于阵面规模小的相控阵雷达,波束控制系统为了减少设备硬件量,满足快速波束变换的要求,采用集中式控制模式,查表计算的方法来实现波束控制码的运算和状态码的控制。设计中DSP计算查找波控运算基码,FPGA根据基码按阵面排列顺序并行计算各个单元的波控码,有效地降低了波束转换时间。采用DSP和FPGA相结合的工作方式,运算速度快、编程灵活、调试方便,对于分布式波束控制的设计也具有一定的参考性。     

基于DSP的声纳波束形成系统设计

由TMS320C6416的声纳波束形成系统,该系统包括波束形成板、信号处理板、音频处理板、控制底板。其中波束形成板是系统的核心,16路声信号先经过光电隔离,送入DSP进行运算。双端口存储器阵列存储波束形成的所有结果,并分配到各处理板,利用其双端口特点实现波束形成板和其他处理板之间的数据交换。逻辑控制电路由CPLD完成,主要完成整个处理单元的时序和逻辑控制。该系统具有可扩展、易于构成并行系统的特点,方便实现各种波束形成算法,具有一定的工程实用价值。     

LTE上行DFT硬件加速器的设计

针对LTE上行链路离散傅里叶变换（DFT）预编码的多模式需求,提出了一种基于ASIC的 DFT硬件电路实现方案。采用基于WFTA算法的基4/2/5/3蝶形运算单元实现35种长度的DFT运算,采用二维缓存结构实现蝶形单元流水处理。在200 MHz时钟频率、SMIC 40 nm工艺条件下,硬件电路面积为0.87 mm2,功耗为12.5 mW。仿真与综合结果表明,文中设计的DFT硬件加速器具有运算速度快、存储资源占用少的优点,适合于LTE工程应用。     

基于CSD方法滤波器的FPGA优化设计

在高速信号处理中，特别是在大时宽带宽积条件下，高速雷达信号的数字正交采样和脉冲压缩包含大量的乘加运算，运算量非常大，使用DSP芯片实现需多片处理完成，使系统的工作延迟大、成本高、功耗大、调试困难。文中采用CSD（Canonic Signed—Digital）算法的思想，实现数字正交采样和脉冲压缩滤波器算法优化，可显著降低运算量，使用可编程逻辑器件迅速快捷完成系统的硬件设计，并用Ahera公司的FPGA芯片进行了验证，最后给出了结果比较和分析。     

数字波束方向图综合技术

数字波束形成技术充分利用了阵列天线所检测到的空间信息,可以获得超分辨率和低副瓣的性能、实现波束扫描和波束赋形等。提出一种基于线性约束最小方差波束形成算法的方向图综合算法,算法通过迭代运算,能够获得需要的方向图形状。算法仿真以降低由24个天线单元组成的均匀圆阵的方向图副瓣为例,通过3次迭代运算,将副瓣电平降至-40dB左右,满足了工程需要,说明算法是有效、可行的。     

超长点数FFT的设计与实现技术

随着宽带雷达系统所采用的信号带宽不断增加,为了实时完成脉冲压缩处理,需要进行超长点数FFT运算。本文提出一种超长点数FFT运算的实现方法。运用二维FFT算法,基于高性能FPGA处理平台,将超长点数FFT运算转换为两级短点数FFT的级联处理,并通过片外存储器解决片内存储资源有限的问题。实现结构上采用并行处理结构,显著提升了运算速度,可以实现在5ms内完成4M点数的FFT运算。实验结果表明,在相应的处理平台上,本文提出的超长点数FFT实现方法可以满足雷达系统的实时性需求,解决了宽带雷达实时脉冲压缩的关键问题。      

基于多核DSP激光成像雷达数据处理系统

采用多核DSP设计了一个用于地面目标检测的激光雷达实时图像处理系统。在详细分析算法各模块资源消耗量的基础上,完成了硬件电路设计,实现了以主辅拓扑结构为框架的软件并行处理系统开发。在系统实现时,先将图像进行分区,并合理地将分区后的图像分配到四个DSP核中进行处理。最后,将并行系统进一步扩展到双核和六核,并与单核系统进行性能比较。对算法运算时间的测试结果表明,系统处理一帧图像仅需50 ms达到了实时性要求。结果表明,对于固定负载的处理系统,单纯地通过增加并行的核数来提高加速比的幅度是有限的。当增加并行的核数已不能明显地提高计算效率时,在系统设计中应着重减少每个核串行运算的负载量。     

恒模数字波束形成器在多天线软件无线电平台中的实现

在一个多天线软件无线电平台上实现了基于恒模算法(CMA)的数字波束形成器。利用DSP的EDMA传输方式可以提高数据传输的速率,增加波束形成的实时性。试验结果表明:采用恒模数字波束形成算法,可以使天线主波束对准用户信号到达方向,旁瓣或零陷对准干扰信号达到方向,达到抑制干扰的目的。当采样速率为500 kHz时,在我们的平台上可以实时实现数字波束形成。     

基于TMS320DM8168的视频编码系统研究与实现

随着信息技术的进步,空间对地成像已朝着高清、多路方向发展。基于通用DSP和H.264/AVC视频编码标准的实时视频压缩系统,由于具有开发周期短、可靠性高、处理速度快、便于升级以及体积小、功耗低、适应性强等优点,可以为新的需求提供解决方案,研究基于通用DSP、采用先进视频压缩技术的实时视频编码器具有重要意义。为满足越来越多的高清视频采集、编码和传输的应用需求,基于TI的新一代多核DSP TMS320DM8168芯片,给出了方案的设计与实现,在该系统上实现了H.264视频编码算法,可对输入的双路1080p视频进行60 fps实时编码压缩。方案的主处理器只需一片DSP,与传统多路视频压缩方案需要多片处理器相比,这种高度集成方案降低了部件数量和物料(BOM)成本、功耗需求,缩小了PCB尺寸,提高系统集成度。     

视频目标检测跟踪程序在多核DSP上的并行实现

高性能多核 DSP 的通信以及并行执行是多核系统设计的关键.文章分析了视频目标跟踪算法各模块的资源消耗,对各部分算法提出了并行计算的思路;提出改进的二值化掩膜法提取背景图像;提出辅助并行结构以使负载均衡;研究了 DSP多核通信的进程间通信(IPC)同步机制,运用流水线并行结构,实现三核同步并行处理系统.通过实验,测试了通信延迟时间,并把目标跟踪程序合理地划分到3个 DSP核中,实现并行处理,达到了实时性要求.     

基于ADSP平台的指纹识别模块硬件设计

介绍了ADI SHARC系列处理器,以及以DSP为结构搭建嵌入式识别的一种设计方法.传统指纹识别平台通常采用CPU实现识别算法,但在功耗和移动性方面不能满足市场需要.随着DSP芯片在图像处理领域的广泛应用,采用DSP指纹识别系统结构是今后指纹识别技术的发展方向.充分利用DSP的结构,开发出了一套小型化的指纹识别硬件设备,在功耗和便携性方面满足目前的市场要求.     

基于BF592的指纹识别系统设计

介绍了ADI BF592处理器,以及以DSP为结构搭建嵌入式识别的一种设计方法。传统指纹识别平台通常采用CPU实现识别算法,但在功耗和移动性方面不能满足市场需要。随着DSP芯片在图像处理领域的广泛应用,采用DSP指纹识别系统是今后指纹识别技术的发展方向。充分利用DSP的结构,开发出了一套小型的指纹识别硬件设备,在功耗和便携性方面满足目前的市场要求。     

基于DSP实现舰船目标检测与跟踪

DSP作为数字信号处理平台,随性能的不断提高其应用越来越广泛。TI公司的C64XX系列,主频达到1.1 GHz,处理速度达到9 000 MIPS。基于单片C6416的DSP处理系统可以实现导航雷达中目标杂波的恒虚警处理、目标量化检测与跟踪,充分结合DSP的特点,采用DSP/BIOS实时内核,根据功能的不同采用硬件中断、软件中断和任务的方式实现功能的分配和调度,可以在24 n mile的覆盖范围内,每周4 096个方位。A/D采集点距离分辨率3 m的条件下,检测和跟踪200个目标,跟踪算法选用α-β滤波算法。     

Acoustic echo-canceler using the FBAF algorithm

An acoustic echo-canceler for teleconferencing systems is realized based on the frequency bin adaptive filtering (FBAF) algorithm. In the FBAF algorithm, each frequency bin does an independent adaptive filtering, so that parallel processing can be used to increase the throughput of the system. Hardware size can be reduced to about 25% of the FIR time domain adaptive filter (TDAF) requirement. The realized echo canceler allows a comfortable conversation with only 8 ms of delay. The hardware prototype contains 12 VSP chips and one DSP chip, An ERLE (echo return loss enhancement) of 30 dB was achieved using this prototype hardware for an echo reverberation path with 260 ms delay. An efficient method for normalizing the convergence factor of the FBAF algorithm with a correlated input signal is given that speeds up the convergence rate. The performance is shown by computer simulation     

基于FPGA的相控阵探测器高速信号处理电路

为了降低相控阵探测器结构的复杂度,基于现场可编程门阵列FPGA设计了五通道高速信号处理电路。采用坐标旋转数字计算机CORDIC和多相分解滤波器设计了数字下变频器,降低每个数据流的处理负担。在波达方向DOA模块中,引入改良的收缩阵列方法,实现了对数据的并行处理,缩短了空间谱的搜索时间。利用嵌入式乘法器和加法器实现了波束形成网络BFN的可编程设计,使响应速度达到了毫秒级。实验结果表明:设计的电路总延迟仅为1.242 ms,能将原始信号放大到近13 dB,方向角测量误差小于1°,实现了对无线电基带信号的高速处理。     

基于传声器阵列超增益波束形成的语音增强--时域方法

给出了传声器阵列宽带超增益波束形成的时域实现方法。在该方法中,传声器阵列各个阵元输出的语音信号先经过数字延迟线,实现整数倍采样间隔的时延补偿,然后由FIR数字滤波器来模拟超增益波束形成所需的不同频率上不同的幅度和相位加权,最后再把FIR数字滤波器的输出相加即得到时域宽带波束输出。仿真了间距为0.05m的5元均匀线性传声器阵列接收到的端射方向带噪线性调频信号和语音信号,并进行时域宽带超增益处理。仿真结果表明,超增益处理比常规处理的阵增益高8.2dB左右,且具有良好的语音增强效果。     

基于QPSK的智能天线固定多波束基带DBF算法

射频(RF)波束形成算法,难以直接采用数字信号处理(DSP)技术,实时完成数字波束形成(DBF)计算.对于相移键控(PSK)调制方式,本文认为RF波束形成算法可等效在基带实现.针对四相相移键控(QPSK)调制方式,本文提出了一种新的智能天线固定多波束基带DBF算法.与RF波束形成算法相比,提出的算法可实现同样的辐射方向图,但需要的计算量却大幅度地降低.基带DBF算法,使智能天线的实现更为简单、应用更为灵活、性能更为优良,对推动智能天线技术实用化发展具有重大意义.     

基于背景噪声信号标准化的光纤振动信号检测算法研究

光纤预警系统(OFPS)常应用于监测石油、天然 气管道泄露等灾害的发生,其通过对采集的振动 信号进行分析处理来判定是否存在外来有害入侵。目前该领域的研究热点主要聚焦于采用恒 虚警(CFAR) 及其衍生算法实现检测入侵信号的研究探索,然而该方法的性能常受限于实际信号的分布特 点。本文对采 集信号进一步研究发现背景噪声通常服从非独立同分布(Non-IID)。针对这一实际信号分 布特性,本文提 出一种基于背景噪声标准正态化CFAR的光纤振动信号检测方法,通过对实际Non-IID背景噪 声数据设计 高通滤波器获取其表征特性,并利用该数据特性将背景噪声转换为服从标准正态IID信号, 然后,基于标 准正态化数据,采用高效的CA-CFAR可实现对实际振动信号的有效检测。最后本文通过仿真 实验以及多 次实际实验,结果显示该算法能够有效实现对入侵信号的检测,从而验证了该算法的有效 性。