基于硅通孔技术的3D IC

基于硅通孔(TSV,Through Silicon Via)技术的3D IC是一种系统级架构的新方法,内部含有多个平面器件层的叠层,并经由穿透硅通孔在垂直方向实现相互连接。采用这种方式可以大幅缩小芯片尺寸,提高芯片的晶体管密度,改善层间电气互联性能,提升芯片运行速度,降低芯片的功耗。在设计阶段导入3D IC     

2TF:一种协同考虑过硅通孔和热量的三维芯片布图规划算法

 三维芯片由多个平面器件层垂直堆叠而成,并通过过硅通孔(TSV,Through Silicon Via)进行层间互连,显著缩短了互连线长度、提高了芯片集成度.但三维芯片也带来了一系列问题,其中单个过硅通孔在目前的工艺尺寸下占据相对较大的芯片面积,且其相对滞后的对准技术亦降低了芯片良率,因此在三维芯片中引入过多的过硅通孔将增加芯片的制造和测试成本.垂直堆叠在使得芯片集成度急剧提高的同时也使得芯片的功耗密度在相同的面积上成倍增长,由此导致芯片发热量成倍增长.针对上述问题,本文提出了一种协同考虑过硅通孔和热量的三维芯片布图规划算法2TF,协同考虑了器件功耗、互连线功耗和过硅通孔数目.在MCNC标准电路上的实验结果表明,本文算法过硅通孔数目和芯片的峰值温度都有较大的降低.     

硅通孔尺寸与材料对热应力的影响

通过有限元分析研究了单个硅通孔及两片芯片堆叠模型的热应力。采用单个硅通孔模型证实了应力分布受填充材料(铜,钨)的影响,提出钨在热应力方面的优越性,确定了硅通孔尺寸(通孔直径、深宽比等因素)与热应力大小间的对应关系。为寻找拥有最佳热应力的材料组合,采用两片芯片堆叠的二维模型,对常用材料的组合进行了仿真分析,发现以二氧化硅为隔离层,钨为填充金属,锡为键合层的模型具有最理想的热应力特性,此外,铜、ABF以及锡的组合也表现出良好的热应力特性。     

片上网络分组混合并行仲裁器的设计

提出了适用于二维或三维片上网络的分组混合并行仲裁策略,该策略对仲裁输入请求个数进行分组处理并实现了并行计算,同时结合了matrix和round robin两种仲裁策略各自的优势.基于此策略,提出了2种分组混合并行仲裁器,有效地改善了片上网络仲裁器在延时、最大工作频率、占用芯片资源等方面的性能指标.     

W波段硅基集成天线

针对小型化和易集成的应用要求,基于硅基三维集成工艺设计了一款W波段硅基集成天线.天线为8×8阵列天线,采用硅基晶圆多层堆叠的方式,使馈电网络与辐射贴片单元分隔开,采用硅通孔技术进行层间互联,传递微波信号.天线在高阻硅基板上制造,中心频率为95.8 GHz,工作频段为90.3～98.6 GHz,峰值增益为10dBi左右.     

硅基光子集成宽带大色散延时芯片（特邀）

集成、宽带、大色散延时的器件在微波光子滤波、真延时相控阵天线等领域有着重要的应用,可以有效地降低系统尺寸和功耗。文中提出并实现了一种基于硅基光子集成的宽带大色散延时芯片,通过采用超低损耗波导结构和侧壁法向量调制结构实现了片上集成大色散波导光栅,色散值超过250 ps/nm, 最大群延时达到2440 ps,带宽大于9.4 nm,该芯片有望用于微波光子学、高速光纤通信系统等领域。     

长互连链延时功耗建模与基于混合粒子群算法的优化

延时和功耗已经成为VLSI两个关键因素,该文提出一种用于综合考虑功耗和延迟的片上寄存器长链设计方法,首先建立由基于Elmore延时模型和综合功耗模型的能量延时积模型。提出一种混合进化粒子群算法,通过引入新的惯性权值算子和混合变异操作,克服了传统算法收敛速度慢,早熟及局部收敛等缺陷,同时采用基准函数对该算法进行测试,验证了算法的有效性。最后,将该算法应用基于最小能量延时积的长链设计中,和最小延时模型相比,该方法所得到的功耗延时积减少26.34%,能量延时积减少18.74%,HSPICE仿真验证了设计方法的有效性。     

一种面向功耗免死锁三维全动态3DNoC路由算法

 随着近年来三维片上网络(3D NoC)技术的提出及不断发展,功耗问题已成为3D NoC设计中面临的严峻挑战之一.本文为3D NoC提出一种面向功耗免死锁三维全动态路由算法TFRA (Three-dimensional Full-adaptive Routing Algorithm).其以传统二维NoC奇偶拐弯模型为基础,将三维路由空间划分为8个象限,针对每个象限制定相应的路由策略,从而实现免死锁.采用SystemC系统级建模语言搭建的3D NoC仿真平台进行验证,结果显示TFRA算法在功耗性能指标方面较现有的三维路由算法有大幅提升.     

3DNoC关键通信部件容错方法研究综述

三维片上网络通过硅通孔（Through Silicon Via,TSV）将多层芯片进行堆叠,具有集成密度大,通信效率高等特点,是片上多核系统的主流通信架构。然而,工艺偏差及物理缺陷所引发的错误和TSV良率较低等因素,使得三维片上网络面临严重的故障问题。为保证通信效率,对三维片上网络关键通信部件进行容错设计必不可少。本文针对三维片上网络关键通信部件———路由器和TSV的故障和容错相关问题,从容错必要性、国内外研究现状、未来的研究方向和关键问题、以及拟提出的相关解决方案四个方面,展开深入探讨。为提高片上网络可靠性、保证系统高效通信提供一体化的解决方案。     

硅上砷化镓分子束外延工艺及器件应用

本文介绍了硅上砷化镓异质外延生长工艺及其在器件应用上的结果。由于我们非常重视从三维到二维成核状态转变的初始层的生长,从而明显降低了因砷化镓和硅之间晶格失配和不同热膨胀系数引起的高位错密度,抑制了砷化镓和硅界面处反相畴的出现。我们与清华大学合作实现了砷化镓外延层上的LED与硅衬底上MOSFET的单片光电集成。     

晶圆级多层堆叠技术

随着5G和人工智能等新型基础设施建设的不断推进,单纯通过缩小工艺尺寸、增加单芯片面积等方式带来的系统功能和性能提升已难以适应未来发展的需求。晶圆级多层堆叠技术作为能够突破单层芯片限制的先进集成技术成为实现系统性能、带宽和功耗等方面指标提升的重要备选方案之一。对目前已有的晶圆级多层堆叠技术及其封装过程进行了详细介绍;并对封装过程中的两项关键工艺,硅通孔工艺和晶圆键合与解键合工艺进行了分析;结合实际封装工艺对晶圆级多层堆叠过程中的可靠性管理进行了论述。在集成电路由二维展开至三维的发展过程中,晶圆级多层堆叠技术将起到至关重要的作用。     

一种低延迟低功耗的片上全局互连方法

提出了一种用于片上全局互连的混合插入方法.该方法利用中继驱动器和低摆幅差分信号电路在驱动不同长度连线时的优点,将它们混合插入到连线的合适位置,从而降低互连的延时和功耗.模拟结果表明,该方法与已有方法相比在延时、能耗、能耗延时积以及面积等方面都获得了一定程度的改善.     

基于Hopfield模型的二维关联记忆的光学实现

以液晶电光开关阵列作可控二维输入器件,以液晶电视存贮权重张量、体全息透镜阵列实现二维神经元之间的三维互联,构成了一种基于 Hopfield 模型的光电混合系统、实现了可编程二维关联记忆,给出了实验结果。     

面向功耗的三维片上网络路由协议

建立了一个适合3D-NoC片上实现的路由器功耗模型,并且结合奇偶拐弯模型提出了一种面向功耗的3D-NoC路由协议.根据网络的功耗状况动态路由,优化网络功耗分布,有效避免局部功耗过大.实验结果显示,该协议能够明显改善网络功耗分布,其最大功耗和功耗方差在最优情况下可分别优化11.57%和24.61%.     

一种低延迟低功耗的片上全局互连方法

提出了一种用于片上全局互连的混合插入方法. 该方法利用中继驱动器和低摆幅差分信号电路在驱动不同长度连线时的优点，将它们混合插入到连线的合适位置，从而降低互连的延时和功耗. 模拟结果表明，该方法与已有方法相比在延时、能耗、能耗延时积以及面积等方面都获得了一定程度的改善.     

基于数字IP的NoC低功耗方法研究

为了设计实现高性能的片上系统SoC,针对基于分层星型连接集成数字IP核的片上网络,提出了低振幅信号发送、基于Mux-Tree的轮转法调度程序,部分激活的交叉单元和串行链路编码等不同的低功耗方法,并分别在每一个开放系统互连层得到应用实现,实验数据证明获得了功耗最经济的片上网络.     

基于钛中间层的玻璃与硅激光键合互联技术

采用纳秒脉冲式紫外激光实现了含有金属中间层的玻璃与硅激光键合互联。基于激光键合的二维传热模型，通过有限元分析仿真阐述了钛中间层的作用机理。开展了钛中间层薄膜制备及激光键合工艺试验，对比了键合强度，并通过微观形貌和能谱分析，验证了钛中间层在激光键合的有益作用。最终制备了含有6μm中间金属互联层的玻璃-金属-硅键合互联结构。     

面向三维集成封装的硅通孔电特性分析

主要针对三维集成封装中的关键技术之一的硅通孔互连技术进行电性能研究。首先简要介绍了硅通孔互连技术的背景,利用三维全波电磁仿真软件建立地．信号一地TSV模型,对其TDR阻抗和时域TDR／TDT信号进行分析,同时仿真分析了TSV互连线及介质基板所使用的材料和TSV半径、高度、绝缘层厚度等物理尺寸对三维封装中TSV信号传输性能的影响。研究结果可为工程设计提供有力的技术参考,有效地用于改善互连网络的S21,提高三维集成电路系统的性能。     

空心硅通孔的设计及其传输性能

硅通孔(TSV)能够实现信号的垂直传输,是微系统三维集成中的关键技术,在微波毫米波领域,硅通孔的高频传输特性成为研究的重点。针对微系统三维集成中,无源集成的硅基转接板的空心TSV垂直传输结构低损耗的传输要求,进行硅通孔的互连设计和传输性能分析。采用传输线校准方式,首先在硅基转接板上设计TSV阵列接地的共面波导(CPW)传输线和带TSV过孔的传输结构,并分别进行仿真分析,计算得出带TSV过孔的传输结构的插入损耗;然后通过后道TSV工艺,在硅基转接板上制作传输线和带TSV过孔的传输结构,用矢量网络分析仪法测试传输线和带TSV过孔的传输结构的插入损耗;最后计算得到单个TSV过孔的插入损耗,结果显示在0.1～30 GHz频段内其插入损耗S21≤0.1 dB,实现了基于TSV的低损耗信号传输。     

用于片上网络的全异步串行连接转换器

针对传统片上网络路由器之间互连线过多,传输功耗大的缺陷,提出了一种用于全异步片上网络的串行传输转换器。通过将路由器之间的并行数据分组并以更小的数据块传输,使得片上路由之间的互连线成倍减少,并可以大大减小传输过程带来的功率损耗。零协议逻辑门限门的应用使电路准延时不敏感,提高了转换器的鲁棒性。基于SMIC 0.18μm标准CMOS工艺实现了此串行连接转换器及串行通道。结果表明,在32位数据位宽下,此全异步串行连接转换器可节约路由器之间近3/4的连线资源以及减少近2/3的功耗。此全异步串行连接转换器适用于对面积和功耗较为敏感的片上网络互连应用。