共查询到20条相似文献,搜索用时 359 毫秒
1.
连续时间∑-△调制器较之传统的开关电容∑-△调制器具有更低的功耗、更小的面积,以及集成抗混叠滤波器等诸多优势.设计了一种应用于低中频GSM接收机的4阶单环单比特结构的连续时间∑-△调制器.在调制器中,采用了开关电容D/A转换器,以降低时钟抖动对性能的影响.仿真结果显示,在1.8 V工作电压、200 kHz信号带宽、0.18 μm CMOS工艺条件下,采样频率21 MHz,动态范围(DR)超过90 dB,功耗不超过2.5 mW. 相似文献
2.
3.
基于0.18μm标准CMOS工艺,设计并实现了一个单环三阶开关电容Σ-Δ调制器。电路采用具有加权前馈求和网络的积分器级联型拓扑结构,采用优化的具有正反馈的单级A类OTA来降低功耗。在设计中,采用电流优化技术来降低运算跨导放大器(OTA)的功耗。Σ-Δ调制器的过采样率为128,时钟频率为6.144 MHz,信号带宽为24 kHz,最大信噪比为100 dB,动态范围为103 dB。电路在1.8 V电源供电下功耗为2.87 mW。 相似文献
4.
Σ-Δ调制器在SIMULINK下的噪声模型 总被引:1,自引:1,他引:0
为了满足在行为级对Σ-Δ调制器进行完整仿真的需要,提出了在SIMULINK环境下Σ-Δ调制器的噪声模型,包括采样时钟抖动、开关热噪声(kT/C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上,构造出二阶Σ-Δ调制器模型。通过仿真,验证了噪声模型的正确性。 相似文献
5.
提出了一种采用流水线采样输入的开关电容型Σ-Δ调制器的实现方法,该方法充分利用了时钟的每一时刻。用此方法设计的Σ-Δ调制器采样速率可提高30%。实验表明,这种方法是完全可取的。 相似文献
6.
7.
贺炜 《微电子学与计算机》2010,27(5)
介绍了一种运用于带通Σ-Δ调制器的谐振频率为25MHz的低功耗开关电容DD谐振器电路.电路采用了运算放大器共享技术和双采样技术,同时对单元电路进行优化,达到功耗最小化.该谐振器电路采用SMIC 0.25μm混合信号CMOS工艺进行设计,整个电路模块面积仅为0.09mm2.测试结果表明,使用该谐振器电路的带通Σ-Δ调制器工作于100MHz采样频率时,对于信号带宽为1kHz的输入信号,调制器的输出在谐振频率处SFDR约为77dB.整个谐振器功耗为10.5mW. 相似文献
8.
9.
10.
在SMIC 0.18 μm CMOS 工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗Σ-Δ调制器.该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗.其中,积分器补偿可减小运放有限单位增益带宽的影响.换句话说,在同等速度下也可以减小功耗.另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作.在采样时钟为200 MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构.Hspice仿真验证表明,调制器达到5 MHz的信号带宽和75 dB的动态范围;在1.8 V电源电压下,其总功耗为20 mW. 相似文献
11.
12.
Σ-Δ模拟/数字转换器综述 总被引:1,自引:1,他引:0
Σ-ΔA/D转换器是利用速度换取精度的高精度模拟/数字转换器。文章分析了Σ-ΔA/D转换器的产生、组成和优势,重点介绍了Σ-Δ调制器结构及其性能指标,简要介绍了数字抽取滤波器。对Σ-ΔA/D转换器国内外发展状况进行了全面的分析。在此基础上,论述了Σ-ΔA/D转换器未来的发展趋势。 相似文献
13.
14.
15.
16.
17.
在SMIC0.18μmCMOS工艺条件下,设计了一个可应用于无线通讯和视频领域的高带宽低功耗∑-△调制器。该调制器采用连续时间环路滤波器,较之传统的开关电容滤波器,连续时间滤波器可大大降低功耗。其中,积分器补偿可减小运放有限单位增益带宽的影响。换句话说,在同等速度下也可以减小功耗。另外,加法器和量化器是通过跨导单元和梯形电阻结合在一起的,能在很高的频率下很好地工作。在采样时钟为200MHz和过采样率为20的条件下,该调制器采用单环3阶4位量化结构。Hspice仿真验证表明,调制器达到5MHz的信号带宽和75dB的动态范围;在1.8V电源电压下,其总功耗为20mW。 相似文献
18.
基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291 μW;高精度模式下调制器的SNDR为108 dB,功耗为436.6 μW。 相似文献
19.
对近采样Σ-ΔA/D转换器作了全面的描述。介绍了Σ-ΔA/D转换器的工作原理,着重推导了转换器中调制器阶数、过采样比和精度的关系,指出了调制器稳定工作的条件。最后,以18位Σ-ΔA/D转换器稳定工作的条件。最后,以18位Σ-ΔA/D转换器的调制器设计为例,详细阐述了Σ-ΔA/D转换器的设计过程,并给出了实验结果。 相似文献
20.
设计了应用于低中频GSM接收机的三阶单环单比特结构∑-△A/D转换器。调制器采用全差分开关电容积分器实现。仿真结果显示,在工作电压为3V、信号带宽200kHz、0.35μmCMOS工艺的条件下,过采样率选择为64,信号/噪声失真比(SNDR)达到85dB,功耗不超过11mW。 相似文献