一种高速总线的采集与回放系统的设计

针对导航信号监测问题,采用高速采集与回放系统实时采集信号,为导航信号的监测与分析提供准确的数据来源。提出了一种基于VPX架构的高速导航信号采集回放系统,详细介绍了采集回放系统硬件组成与软件实现过程,搭建测试环境进行测试,验证了系统功能性、完备性和可靠性。经测试验证基于高速总线的采集回放系统适用性好,为导航信号监测和分析提供了可靠的测试方法和手段。     

如何确保高速低电压差分总线的质量

高速低电压差分总线如“超级传输（Hyper Transport)”和“高速输入输出（RapidI0)”的广泛采用，给我们提供了急需的带宽，同时也给测试带来了挑战，随着速度的增加和数据有效窗口的缩小，需要新的测试方法和测试设备来确保这些总线的质量。本文评介了测试这些新一带高速总线的问题和方案。     

面向高速1553B总线的伺服控制驱动软件测试技术

本文提出了一种面向高速1553B总线的伺服控制驱动软件测试技术,主要从高速总线测试环境的搭建、高速总线的软件压力测试和提高测试环境的真实性和可控性三个方面对测试方法进行详细阐述,实践证明该测试技术的应用极大提高了工作效率和发现问题数目,为提高软件的质量提供了有力的保证。     

基于Cadence的DDR源同步时序仿真研究

以DDR高速总线为例,通过对DDR源同步时序的分析,以此提供一个高速PCB设计中高速总线时序完整的分析方法,从而使设计中的高速总线频率达到真正高速度和大的时序裕量。在此创新地在时序分析过程打破纯粹的理论公式推导,结合仿真分析软件,采用理论计算和仿真图形相结合的方法,使时序分析变得更加简化和直观。这种分析方法在其他高速总线分析中也得到广泛应用,并在实践中得到有效验证。     

高速并行总线信号完整性测试技术

随着信号速度的显著提高,信号完整性问题已经成为高速数字设计中的关键。本文介绍了一种新的信号完整性分析技术,通过集成逻辑分析仪和数字存储示波器,将物理层模拟信号、数据层数字信号时间相关的联合观测,自动测试多达408个并行总线眼图,有效定位和分析高速总线中出现的故障问题,排除由于信号完整性问题导致的数字系统错误。最后结合处理器和高速总线,给出了高速信号完整性分析实例。     

高速信息网络技术综论

本文综合论述了高速总线网络、高速环形网络、高速树形网络、高速多通道网络等主要原理及技术特征。     

如何满足下一代PCI高速总线的测试需要

随着越来越多的新型器件设计采用PCI高速总线,集成电路制造商在新串行总线测试方面正面临新的挑战。对于数字总线,传统的功能和参数测试已经足够,但是由于PCI高速总线结合了2．5Gbps的数据传输率、时钟嵌入数据、多信道和复杂的通讯协议,使得传统的测试方法面临挑战。     

基于单片机的高速信号测试接口板的实现

介绍了一种基于单片机的高速信号测试接口板，通过该测试板连接计算机与数字单元电路．可以在计算机上比较和分析高速数字单元电路的短时输入和输出。从而测试其电路性能。该测试接口板设计简单，易于实现，应用灵活．在验证FPGA电路性能方面得到了实际应用。     

一种FPGA的高速IP验证方法研究与实现

当前高速串行通信技术已被广泛地应用于电子、计算机等各个领域，高速信号质量的好坏决定了整个系统的好坏，因此对高速信号的验证变得极其重要。现场可编程门阵列（FPGA）作为高速串行通信中不可取代的高性能新品，对电子信息系统的先进性、安全性和可靠性起到决定性作用。FPGA内部集成多个高速知识产权（IP），因此对FPGA的高速IP进行验证测试变得尤为重要。通过误码率测试仪（IBERT）核来监控和评估高速IP，介绍了IBERT的基本功能、实现方法，以及高速串行收发器（GTX）的工作原理和验证方法。同时基于KC705平台搭建验证环境，使用IBERT核调整激励参数，对FPGA的高速串行接口进行验证，并对其误码、抖动和眼图进行详细的分析。实验证明，该方法大大地提高了IP的评估质量和效率。     

基于DSP和FPGA的串行RapidIO系统性能测试与分析

RapidIO是一种基于包交换的高速总线互连技术,支持芯片到芯片和板到板的通信,具有大带宽、高效率、低时延的特点,能满足嵌入式系统对高速数据交换的需求。介绍RapidIO的相关协议,设计以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为节点的串行RapidIO互连系统,对互连系统的高速数据传输进行性能测试,DSP和FPGA的测试速度可分别达到586.6 MByte/s和888.9 MByte/s,并分析实测值与理论值存在差异的原因,为高速信号处理设备的设计研制提供技术支撑。     

Linux下IEEE1394组网技术研究及实现

针对卫星和各种空间飞行器上仪器设备的数据处理能力的需求将成倍的增长,采用速率达400 Mb/s的IEEE1394高速串行总线,将成为未来星载高速总线的首选.研究了IEEE1394技术及NAT技术,并组建树形拓扑结构的基于IEEE1394连接的Linux环境下的高速局域网,同时局域网中的节点可以访问外网.实验结果验证1394组网技术.     

高速图象处理模块的设计

本文提出了高速芯片与外部SRAM匹配问题，设计验证和测试问题，高速模块的设计问题，以及时钟树的一致性设计问题，并叙述了解决这些问题的关键技术。     

高速数字喷墨打印领域专用SoC研究与设计

针对高速数字喷墨打印对高带宽、低延迟、低抖动的打印数据传输,以及高并发的位操作喷孔控制等需求,设计了一种领域专用SoC架构并实现了软硬件系统.通过StandaloneOS下的轻量级网络传输减少了操作系统带来的传输抖动,保持稳定高速的数据传输;基于片内高速总线提升了主控系统与喷头控制模块之间的传输带宽, 降低了信号传递的...     

内嵌DC/DC转换器的ARINC 429控制器测试方法研究

本文针对内嵌DC/DC转换器的ARINC 429控制器的功能和参数,总结了ARINC 429控制器关键参数的测试方法。采用某模拟测试系统联合某数字测试系统相结合的组合测试方案,解决了单个测试系统无法测试HI-35XX的难题,为后续解决其它高速总线与接口电路测试问题提供了有效途径。     

总线与总线结构

0214187高速总线设计中延时的分析方法[刊]/叶栋//计算机工程与应用.—2002,38(2).—61～62(L)延时分析是高速信号设计特别是高速总线设计中的关键内容.直接决定了设计的成败。文章分别提出     

第四届科利登系列技术研讨年会于2006年6月2日在中国西安举办;同期现场展示Sapphire D-10

2006年6月2日,第四届科利登系统技术研讨会在西安索菲特会展中心召开,本次研讨会着重讨论了有关ATE测试的各种主题,譬如IC测试的趋势、零-中频收发器以及RFID芯片新的测试方法、高速总线基础等.     

第四届科利登系列技术研讨年会子2006年6月2日在中国西安举办：同期现场展示Sapphire D-10

2006年6月2日，第四届科利登系统技术研讨会在西安索菲特会展中心召开，本次研讨会着重讨论了有关ATE测试的各种主题，譬如IC测试的趋势、零．中频收发器以及RFID芯片新的测试方法、高速总线基础等。来自西安制造、测试、设计、研究院校及高新区园区企业等100多位代表参加了本次研讨会。会议期间，代表们对本次研讨会的主题表现出了浓厚的兴趣，积极地与来自科利登的演讲专家进行沟通和探讨，同期现场展示的科利登最新产品SapphireD-10，也吸引了代表们的高度关注。     

T2000高速串行接口测试介绍

高速串行接口正越来越多地被应用到各种消费类电子产品中,如何对高速串行接口进行测试也成为了人们日益关注的话题。ADVANTEST T2000测试系统的6Gbps高速串口测试模块(6GSPM)可以为高速串行接口提供全面的测试方案,为高速串行接口的测试提供从验证到量产测试的完备解决方案。     

安捷伦93000测试系统获得威宁及中芯微系统的青睐

安捷伦科技公司面市的93000 SoC系列半导体测试系统,是针对SoC/ASIC产品复杂程度多样化特性而设计的。该系列中所有机种,均以可任意搭配、能同时测试数字、模拟、高速总线、射频和内嵌式内存著称。用户利用该系列测试系统所具有的功能和升级特点,根据目前需要来购置合适的测试平台,将来随着市场和技术的发展,     

高速数据传输系统的设计与实现

随着高分辨率遥感器和空间飞行器数据量和传输带宽的不断增大,高速数据传输系统的设计与实现有着越来越重要的意义。文章设计实现了基于FPGA的高速数据传输系统,该系统主要包括光纤通信模块与PCIe通信模块。采用光纤收发器与FPGA内部的GTX相连的方式完成光纤通信,对接收进来的数据处理后通过PCIe总线传输给本地计算机,从而完成整个系统的高速数据传输。最后对系统进行了测试验证,测试结果表明该系统具有高速、可靠、稳定的特点,具有很好的实用价值。