GPS接收机本地振荡器的设计

介绍了锁相式频率合成器的工作原理以及频率合成器关键的性能指标。给出了利用ADF4360-7频率合成器芯片来产生全球定位系统(GPS)接收机本地振荡信号的方法。通过ADIsimPLL仿真确定了频率合成器的电路参数。并在此基础上制作了实际电路,给出测试结果,说明了该方法的有效性。     

基于802.11专用射频器件的蓝牙系统设计

MAX2829是一款802.11专用射频芯片,是该类芯片的典型代表.对MAX2829的特性做了分析,详细介绍了该芯片的频率合成器单元的应用方法.从工作频率和信号带宽角度论证了该芯片应用剑蓝牙通讯系统的可行性,推导了将该芯片应用剑蓝牙系统频段的频率控制字计算公式,给出了一个将该芯片应用到蓝牙通讯系统的方案,给出了实验结果.     

基于DDS＋PLL技术频率合成器的设计与实现

本文介绍了DDS＋PLL方式实现频率合成的基本原理和技术优势。根据GSM-1900系统对频率源的要求,提出了一种基于DDS＋PLL结构频率合成器的硬件电路设计方案。借助于EDA仿真软件ADS、ADISimPLL完成了频率合成器中关键模块参数的确定,并对系统性能进行了仿真分析,最后运用AD9851、ADF4113等芯片完成了频率合成器的硬件实现,测量结果表明该频率合成器达到了设计指标,系统性能良好。     

基于ADF4360-9的高稳定度频率合成器设计

根据锁相环的基本原理,介绍了一种基于专用锁相环芯片ADF4360-9的高稳定度低噪声频率合成器设计.给出了系统设计的硬件原理图和各个模块的设计要点.包括芯片的介绍和芯片的外围主要电路的设计.给出了专用锁相环芯片的专用开发工具所得出的仿真相噪图.从仿真图可以看出,基于专用锁相环芯片ADF4360-8的频率合成器就有低相位噪声的特点.因此可以广泛应用于对噪声敏感的电子设备中.     

基于AD9858的小型宽带高分辨率频率合成器设计

针对目前频率合成器的小型化、高分辨率的要求,本文介绍了一种基于AD9858的小型、宽带、高分辨率的频率合成器设计。通过充分发挥AD9858专用DDS芯片的各项功能,对传统的DDS＋PLL式频率合成器的设计进行改进,并给出了设计方法及时序控制设置。测试结果表明：这种方式设计的频率合成器在获得优良的相位噪声、快速的频率切换速度,较高的频率分辨率等指标的同时,降低了频综器件的功耗,减小了体积,这对于频率合成器的小型化研究有很高的参考价值。     

一种基于DDS＋PLL结构的频率合成器的设计

讨论了一种输出频带宽、跳频速度快、相位噪声低、频率分辨率高的频率合成器的设计方法。该设计采用DDS＋PLL结构,在对单片机的输出信号进行电平转换后采用并行数据控制方式对DDS芯片进行置数,并通过仿真软件设计了环路滤波器和DDS后级低通滤波器,改善了输出信号的相位噪声和杂散性能。基于该方法研制实现了输出频率范围为700～1200MHz的宽带频率合成器,实验结果表明该频率合成器输出功率大于＋4dBm,环路锁定时间为14μs,输出信号相位噪声优于-94dBc/Hz@1kHz,近端杂散抑制度大于-59dBc。     

一种基于DDS的宽带频率合成器设计

提出了基于DDS的宽带频率合成器的设计方案,给出了主要的硬件选择,对频率合成器的原理进行了详细的阐述,并且对该频率合成器的杂波抑制和相位噪声进行了分析,最后对样机的性能进行了测试,结果表明该宽带频率合成器具有很好的性能,可应用于宽带雷达信号源中.     

一种DDS／PLL混合型高分辨率频率合成器

本文利用直接数字频率合成器频率分辨率和相位噪声低而锁相环锁率合成器输出频率高和对鉴相输入呈现窄带特性的优点,用ＳＴＥＬ－１１７５ＤＤＳ芯片设计了一个高分辨率正弦信号产生器,并以此推动锁相环进行倍频。通过这种ＤＤＳ／ＰＬＬ混合型频率合成器,得到了中心频率为３８ＭＨｚ的高分辨率正弦信号。本文给出了电路设计过程及测试结果。     

可编程锁相环在频率合成器中应用

文中介绍带EEPROM的锁相环芯片PE3341,其控制程序可固化在锁相环芯片中,上电后自动运行,无需用CPU在线控制,这样就减小电路的面积,复杂程度以及成本.文中给出用此芯片设计的2.5GHz频率合成器电路及测试结果.     

AD9832 及其在高频测试仪中的应用

直接数字频率俣成是继直接频率合成和间接频率合成后发展起来的第三代频率合成技术。它以独特的优点被广泛应用于雷达，通信电子对抗等电子系统。AD9832是美国AD公司生产的新型直接数字频率合成器（DDS），具有频率转换速度快，频谱纯度高，集成度高等特点，是一种使用方便灵活，功能较强的芯片，介绍了直接数字频率合成器的原理，DDS芯片AD9832的内部结构，管脚功能及其在高频测试仪中的应用。     

基于集成频率合成器的锁相环设计

本文介绍了采用直接数字频率合成器(DDS)和集成锁相频率合成器PE3236设计2.4G-4.4G Hz本振信号源的新方法,与传统采用小数分频的设计方法相比,具有电路简单、功耗低、体积小等优点,经制作实验电路板验证,试验电路的单边带相位噪声和频率分辨率都达到了预先的设计要求,试验取得了预期的效果.     

基于FPGA的小数分频频率合成器设计

文中介绍了一种小数分频频率合成器的设计方案。该方案中的分频部分基于FPGA进行设计与实现,仿真结果表明正确。FPGA在设计方案中的应用使得电路简单且便于二次开发。     

L波段频率合成器的设计与仿真

本文介绍了频率合成器的概念,设计了一个用于微波接力通信收发信机的L波段频率合成器,并使用ADS(Advanced Design System)对设计方案进行仿真和优化。通过仿真和优化结果得出,设计的频率合成器有较快的锁定速度,较好的相位噪声性能,在微波接力通信系统中有很高的实用价值。     

AOTF驱动器设计

为提高声光可调谐滤光器(Acousto-optic tunable filter,缩写AOTF)分光性能,文中设计基于锁相环的AOTF驱动器.采用数字锁相环频率合成器产生射频驱动信号;设计了跳频电路部分以提高不同频率驱动信号间的切换速度;加入调制级,有效的减小了0级光噪声.     

捷变微波频率合成器的设计

本文讨论采用DDS PLL的捷变微波频率合成器的设计方案.该方案利用DDS的快速频率切换和PLL的环路跟踪能力实现微波信号的快速跳频,在PLL反馈回路的设计上采用分频和混频的工作方式,电路简单而且保证输出信号具有较高的频谱纯度.文中详述该合成器的主要技术指标和各种影响因素,并给出相应的工程计算方法和最终的测试结果.     

信号发生器中的宽带调频技术研究

本文对锁相频率合成条件下的宽带调频技术进行了研究。阐述了现代信号发生器设计中宽带调频技术的基本原理,对宽带调频电路相位模型进行了理论分析,并给出关键电路及测试数据。     

基于DDS＋PLL的X波段频率合成器设计

本文提出了DDS激励PLL的X波段频率合成器的设计方案,给出了主要的硬件选择及具体电路设计,并且对该频率合成器的相位噪声以及捕获时间进行了深入分析。最后对样机性能进行了测试,结果表明该X波段频率合成器带宽为800MHz、输出相位噪声优于-85dBc/Hz@10kHz、频率分辨率达0.1MHz,可应用于X波段雷达信号源中。     

基于DDS＋PLL频率合成器的设计与实现

本文介绍了一种针对某跳频通信系统频率合成器的设计方案。在ADS软件环境下进行设计及仿真,并对结果进行了系统分析。设计方案经测试,该频率合成器可以输出200～270MHz范围内的高精度频率信号,频率步进为25kHz,跳频时间小于200μs,技术指标均达到预期要求。能够满足VHF和UHF波段跳频系统的需求,具有较高的使用价值。