基于Verilog HDL的IEEE1394协议中CRC校验的实现

CRC是IEEE1394协议中重要的错误检测和恢复机制。介绍循环冗余校验的基本原理,根据IEEE1394协议中CRC码的产生原理．分析CRC校验的具体计算过程,讨论IEEE1394协议中CRC的FPGA实现．借助EDA工具和Verilog HDL语言实现了对这．种算法的仿真和验证。     

CRC算法在计算机网络通信中的应用

在计算机网络通信中，为了降低数据通信线路传输的误码率，可以采用一种差错检测控制——循环冗余码校验（CRC）。介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计。由于CRC算法采用软件校验的方法，不需要设计另外的硬件电路，校验速度非常快，提高了计算机网络通信的速度和报文传输的准确性。     

基于Matlab的并行循环冗余校验Verilog代码自动生成方法

在水声信号探测数据的传输过程中,现场可编程门阵列（FPGA）通过传统串行方法对长数据帧进行循环冗余校验（CRC）时无法达到速度要求,而更快速的并行校验方法存在因编程复杂带来的实际工程应用困难问题。为了满足传输对校验速度的需求,降低编程难度和缩短编程时间,设计了一种借助Matlab对任意长度数据帧自动编写并行CRC程序语句的方法。该计算方法基于矩阵法数学原理,借助Matlab完成所有数学推导计算过程,然后直接输出符合Verilog HDL语法规则的并行CRC校验程序语句。通过在Quartus Ⅱ 9.0中仿真,进一步在民用拖曳声呐阵列系统上进行数据传输实验,验证了Matlab自动编程方法的有效性：校验程序的自动编写输出能在几十秒内完成,同时生成的并行CRC校验程序能在满足数据传输速度要求的情况下正确地计算出系统中传输协议定义的长数据帧的校验码。     

单片机通信中的CRC算法

为了提高单片机之间的通信速度,设计了一种循环冗余码校验CRC（Cyclic Redundancy Check）算法。CRC算法能在通信接口上很好地校验传输的每一个字节。     

CRC循环冗余校验在USB中的应用

本文以CRC的形成原理为基础，简述了CRC的检错原理方法以及一般的CRC的冗余码生成方式。讨论了USB设备数据传输过程中的错误检测与恢复机制。具体研究了CRC循环冗余码在USB中的生成与应用方式，最后并给出了C语言编写的原理性示例代码，以软件模拟的方式描述了USB中的CRC码的形成过程。     

CRC算法在计算机网络通信中的应用

在计算机网络通信中,为了降低数据通信线路传输的误码率,可以采用一种差错检测控制--循环冗余码校验(CRC).介绍了CRC算法的原理、CRC算法的校验规则、CRC算法分析、CRC算法程序设计.由于CRC算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性.     

一种用于UHF RFID系统循环冗余校验的新算法

基于ISO18000—6C协议标准的UHFRFID系统中的读写器和标签之间的通信,采用CRC5和CRC16循环冗余校验。目前UHFRFID系统中,收发数据的循环冗余校验都采用按位校验法,本文根据已有的循环冗余查表校验法,提出一种适用于ISO18000—6C协议标准的新型循环冗余校验算法,极大地提高了循环冗余校验效率,非常适合用于嵌入式实时系统通信。实验结果表明,该算法将CRC5校验的效率提高了17％,将CRC16校验的效率提高了27％以上。     

循环冗余校验码的单片机及CPLD实现

循环冗余码校验(CRC)是一种可靠性很高的串行数据校验方法。介绍循环冗余码校验的基本原理,并分别用单片机和CPLD作了循环冗余码校验的软件实现和硬件实现。包括汇编语言和VHDL语言源程序。     

循环冗余校验码的单片机及CPLD实现

循环冗余码校验(CRC)是一种可靠性很高的串行数据校验方法.介绍循环冗余码校验的基本原理,并分别用单片机和CPLD作了循环冗余码校验的软件实现和硬件实现.包括汇编语言和VHDL语言源程序.     

基于USB的CRC算法及其VHDL实现

差错控制是数据通信中常用的传输错误检测措施。接收端通过对接收到的数据进行循环冗余校验(CRC),就可以检测出数据包在传输过程中是否发生损坏。本文详细介绍CRC的基本原理、USB协议中的CRC算法及其VHDL实现。与传统的软件编程实现相比,采用VHDL实现具有更高速度和可靠性,而且可以很方便地嵌入到应用系统中,具有广泛的应用前景。     

基于FPGA的CRC编解码算法研究

为抵抗复杂传输环境对通信数据造成的影响,对循环冗余校验码CRC这一通信系统中常用的差错控制技术展开研究,设计一套算法在软硬件层面深入挖掘CRC的潜力。在简介循环冗余校验基本原理的基础上,以国际标准CRC-16为研究对象,分析编码和解码过程,在Quartus II上开发平台,运用Verilog硬件描述语言实现CRC的编码与解码。采用Modelsim软件进行仿真验证,结果表明所设计算法的正确性。算法基于可编程硬件技术实现CRC编码与解码,具有运行速度快、容易迁移的优点。     

USB在FPGA控制的高速数据采集系统中的应用

介绍了USB控制器CY7C68013的特性以及它在200M高速数据采集系统中的具体应用。该系统用来采集及处理激光雷达的回波信号,采用Xilinx公司的现场可编程门阵列（FPGA）为控制芯片,用Verilog语言自上而下进行FPGA设计以实现硬件控制功能,以USB为接口实现FPGA与PC机之间的高速数据传输。文中对USB模块进行了分析,详细介绍了PC端的固件设计、USB设备驱动程序设计以及应用程序设计．在信号的采集试验中USB能够快速可靠的传输数据,体现出较好的实用价值。     

用Verilog HDL进行FPGA设计的一些基本方法

随着FPGA技术和自动设计工具的进步．数字电子系统设计的方法正在发生变化。越来越多的工程师开始使用硬件描述语言和高级综合工具进行设计、Verilog HDL作为一种流行的硬件描述语言．在数字系统设计特别是FPGA设计中有着广泛的应用。本文主要介绍了用Verilog HDL进行FPGA设计和优化的一些实用方法．最后还介绍了IP核复用技术在FPGA设计中的应用。     

Asymptotic assessments of CRC error probabilities in some telecommunication protocols

We study the value distributions for the control cyclic redundancy check (CRC) of length k, drawn at the data section of volume n. The behavior of CRC value distribution is examined at large n and fixed values of k (k = const, n → ∞). With the application of the character theory, we find the conditions of asymptomatic uniformity of the CRC distribution. The asymptomatic results can be applied during the assessment of errors of a series of protocols such as USB, X.25, HDLC, Bluetooth, Ethernet, etc.     

CRC校验在USB控制器设计中的实现

USB协议提供了强大的错误处理功能,其中包括对传送数据进行CRC校验。发送器在位填充前产生CRC,接收器在位填充去除后对CRC进行译码。如果CRC译码失败,忽略该包。本文首先分析USB中CRC校验的数学原理,然后给出硬件设计方案,包括串行CRC设计和并行CRC设计。     

基于FPGA 技术的多通道CRC 校验系统

CRC编码由于其简单的编码规则的在网络及存储等诸多场合得到广泛应用,随着现代存储和传输技术的发展,软件编码校验已难以满足Gbit级高速传输的需要。基于FPGA技术设计了一个采用多通道高度并行技术实现的高速循环冗余校验（CRC）系统。系统采用五个2Gbps校验通道并行工作的方式来达到10Gbps的数据吞吐率,系统实现采用VerilogHDL硬件描述语言设计,在QuartusII8.0平台上进行综合与布线,并将该处理单元封装为独立的IP核,并以Altera公司的EP2C20F484C6芯片为下载目标进行实现验证。综合结果表明,本设计可满足高速数据完整性检查的速率要求。     

超声信号采集模块的设计

一种超声信号数据采集的模块,完成高频超声信号的高速采集;简单的介绍了该模块的硬件及软件设计;其硬件模块具体包括通过PROTEL软件设计的A/D采样硬件电路,USB系统的连接电路;软件模块包括利用Verilog语言完成FPGA状态机来控制A/D采样,针对具体功能的USB固件初始化程序,以及上位机对USB系统上传数据进行读取以及将所读取到的数据进行的图形显示;实验结果显示可以将采集到的数据高速传输至上位机后进行图形显示分析.     

基于Zigbee的串口通信数据流循环冗余校验方法

针对传统串口通信数据流校验方法存在识别数据能力差,校验平台智能分类效果不佳问题,提出一种Zigbee的串口通信数据流循环冗余校验方法.此次研究重新设计循环冗余校验码,基于Zigbee规划数据识别流程,通过设置循环冗余校验管理逻辑;在并行控制模式下,实现对串口通信数据流的循环冗余校验.为了验证串口通信数据流校验效果,设计...