可变长移位逻辑的设计与实现

主要研究可变长移位逻辑的几种设计方法。为克服传统的采用移位寄存器来实现可变长移位功能消耗大量寄存器和组合逻辑资源的缺点,结合Xilinx FPGA的结构,提出了基于Xil-inx FPGA的实现方法;针对ASIC设计,提出了两种基于存储器的实现方法,并对它们的优缺点进行了分析和比较,同时给出了原理图和仿真波形。     

可重构线性反馈移位寄存器设计

线性反馈移位寄存器是序列密码的重要组成部分,介绍了一种可重构线性反馈移位寄存器的设计.根据需要,它可以被配置成为GF(2),GF(28),GF(216)或GF(232)域上一定长度范围内的任意一个线性反馈移位寄存器.该可重构线性反馈移位寄存器原型已在Altera公司的EP2S60F1020C5 FPGA上实现,最高可工作在100 MHz时钟下.试验结果表明:该可重构线性反馈移位寄存器占用硬件资源少,性能稳定.     

一种三级寻址可变结构向量寄存器的初步探讨

本文针对巨型计算机中设置面向多条流水线功能部件的大容量的程序可编址的向量寄存器的情况,提出了一种三级寻址可变结构向量寄存器的设计思想,讨论了在设计中确定参数(n,m,1)时需考虑的因素:并给出了可用于实际的两个例子。用三级寻址可变结构向量寄存器的设计思想设置向量寄存器,其寄存器的个数和向量处理的长度是可变的,不同的向量长度确定不同的向量寄存器结构。改变向量长度只需给出相应的参数,向量寄存器的结构则自动跟随变化。例如向量寄存器的总容量为8192字时,若向量长度分别确定为32,64,128,256,512,1024时。则其可用的向量寄存器个数相应为256,128,64,32,16,8,并且其结构可以动态地组合,因而使用起来灵活方便。用三级寻址可变结构向量寄存器的设计思想来设计向量寄存器,非常适宜于采用大容量的RAM组件,并且设计的向量寄存器具有总容量大,程序可编址的寄存器个数可以足够多(如256个)及一条指令可处理的向量长度可以较长(如1024)等特点。若将其与常规的两级寻址固定结构的向量寄存器相比,则具有器材省、体积小、成本低、效率高的优点。     

基于流密码的可适配反馈移位寄存器指令

在对A5,Grain,Trivium等34种流密码算法结构进行分析的基础上,研究算法中线性和非线性反馈移位寄存器的结构特征,总结其相应操作。构造专用的反馈移位寄存器配置指令和操作指令,通过配置可灵活实现多种结构的反馈移位寄存器及其组合,并完成相应操作。设计实现支持其执行的硬件单元,可作为专用流密码微处理器的核心功能单元。     

LFSR加密新算法的研究与FPGA实现

提出了一种改进的线性反馈移位寄存器结构的安全加密模型,利用移位寄存器的灵活性高和成本低的特点结合FPGA器件的高速度和可重构的性能,从而使系统达到低成本、可实时配置算法文件和重组安全策略的目的,并详细论述了该模型的改进后的线性反馈移位寄存器加密算法的加密原理,然后介绍了该算法的FPGA实现及可重构技术,最后,通过对改进算法的加密时序图的分析和总体性能的评估,证明了该算法在保证安全性能的基础上具有很好的成本优势和可重构性。     

基于单片机和FPGA的程控型逻辑分析仪设计与实现

针对某电子设备的自动测试需求,用单片机和FPGA实现了具有最大64路逻辑采样、8级触发识别功能的逻辑分析仪。首先用Vhdl语言实现了具有状态触发、边沿触发、强制触发和触发屏蔽功能的“触发元”,然后使用移位寄存器和自定义的“结构体信号数组”数据类型成功构建了具有多级触发功能的触发元阵列,阵列中各触发元的触发功能可独立程控,从而实现了复杂的逻辑触发条件和延迟触发功能。用这种设计方法实现的逻辑分析仪已成功应用于该设备的自动测试中。     

扭环形移位计数器在彩灯控制电路中的应用

双向移位寄存器是一种中规模集成电路,可构成移位寄存器型计数器。文中介绍了双向移位寄存器的功能,以及由其构成的扭环形移位计数器的电路结构和输出状态,设计并论述了由扭环形移位计数器控制的单向增减和双向递增两种彩灯控制电路,说明对于较为简单的彩灯控制要求,可以实现结构简单、稳定可靠、经济适用的控制电路。     

可重构移位单元的设计与实现

在对称密码算法中移位操作使用频率非常高,尤其是在密钥生成中的应用。但各种算法之间的移位位宽和移位长度并不一致,所以现有的密码处理系统中还没有一个通用的移位单元支持所有对称密码算法的移位操作。本文在研究了多种对称密码算法的基础上,分析了高效灵活实现移位单元的方法,并提出了一种基于多级网络的可重构移位单元,它可以支持4/8/28/32/128-bit移位位宽以及可变移位长度的移位操作。此单元的设计与实现,不仅增强了密码处理单元的通用性,还使得可重构密码芯片的实现成为可能。     

基于FPGA的遥测系统数据存储器控制模块设计

针对当前遥感系统存储器早期控制模块存在控制效率低的问题,提出了基于FPGA的遥测系统数据存储器控制模块设计。根据模块总体设计方案,设计模块结构和功能。其中模块结构是由自体测试接口模块、低速读写控制模块、高速流读写控制模块组成的,以SATA2.0接口为存储介质设计控制器,构建不同帧,进行数据间传输转换。设计稳态触发接口电路,达到高速流读写控制触发目的。根据软件主流程,在组合逻辑中插入寄存器使逻辑延迟,实现FPGA时序控制。采用分时操作方法,对命令层中控制器读写模式进行控制,实现传输层完成帧的控制收发。由实验结果可知,该模块最高控制效率优于传统模块,为数据高效存储提供支持。     

基于SABL的防御差分功耗分析移位寄存器设计

通过对传统移位寄存器原理和灵敏放大型逻辑(Sense Amplifier Based Logic,SABL)电路的研究,提出一种能够防御差分功耗分析的移位寄存器设计方案。该方案首先采用主从触发的方式,设计基于SABL电路的清零置位D触发器;然后利用该触发器与SABL逻辑门实现多位移位寄存器电路。Spectre仿真验证表明,所设计的移位寄存器逻辑功能正确,在多种PVT组合下NED均低于2.66%、NSD均低于0.63%,具有显著的防御差分功耗分析性能。