共查询到16条相似文献,搜索用时 142 毫秒
1.
本文简要介绍短沟道CMOS/SIMOX器件与电路的研制。在自制的SIMOX材料上成功地制出了沟道长度为1.0μm的高性能全耗尽SIMOX器件和19级CMOS环形振荡器。N管和P管的泄漏电流均小于1×10-12A/μm,在电源电压为5V时环振电路的门延迟时间为280ps。 相似文献
2.
3.
我们把用SIMOX工艺所形成的纵向隔离结构和新开发的横向隔离结构结合起来,研制出抗辐照CMOS/SIMOX器件。 n沟MOSFET的纵向隔离由多层高浓度氧掺杂多晶硅和埋层二氧化硅组成,横向隔离由多层薄的侧壁二氧化硅、侧壁多晶硅和厚的场二氧化硅组成。p沟MOSFET的纵向隔离结构与n沟MOSFET相同,但其横向隔离中没有侧壁多晶硅层,而是使用厚的场二氧化硅层。高浓度氧掺杂多晶硅和侧壁多晶硅层用来屏蔽被俘获在埋层二氧化硅和场二氧化硅中的辐照感生正电荷。利用这些隔离结构和薄栅二氧化硅层开发的CMOS/SIMOX器件,即使在经受2Mrad(Si)的~(60)Co伽马射线辐照之后,仍具有良好的工作特性。 相似文献
4.
5.
6.
利用薄膜全耗尽CMOS/SOI工艺成功地研制了沟道长度为1.0μm的薄膜抗辐照SIMOXMOSFET、CMOS/SIMOX反相器和环振电路,N和PMOSFET在辐照剂量分别为3x105rad(Si)和7x105rad(Si)时的阈值电压漂移均小于1V,19级CMOS/SIMOX环振经过5x105rad(Si)剂量的电离辐照后仍能正常工作,其门延迟时间由辐照前的237ps变为328ps。 相似文献
7.
8.
9.
300门CMOS/SIMOX门阵列容错ASIC电路的研制 总被引:1,自引:0,他引:1
本文简要地介绍了3μmCMOS/SIMOX门阵列的设计和制作技术。利用300门门阵列母片成功地实现了容错计算机系统专用总线输出选择逻辑电路SEL。其性能达到了用户要求,平均单级门延迟时间为2.6ns,输出驱动电流为2.4mA. 相似文献
10.
薄膜全耗尽CMOS/SOI—下一代超高速Si IC主流工艺 总被引:3,自引:0,他引:3
本文较为详细地分析了薄膜全耗尽CMOS/SOI技术的优势和国内外TF CMOS/SOI器件和电路的发展状况,讨论了SOI技术今后发展的方向,得出了全耗尽CMOS/SOI成为下一代超高速硅集成电路主流工艺的结论。 相似文献
11.
对条栅CMOS/SIMOX例相器在不同偏置条件下进行了60Coγ射线的总剂量辐照试验,比较研究了PMOS、NMOS对倒相器功能的影响,发现NMOS抗总剂量辐照性能比PMOS差,主要是NMOS引起器件功能的失效。 相似文献
12.
用薄膜SIMOX(SeparationbyIMplantationofOXygen)、厚膜BESOI(ffendingandEtch-backSiliconOnInsulator)和体硅材料制备了CMOS倒相器电路,并用60Coγ射线进行了总剂量辐照试验。在不同偏置条件下,经不同剂量辐照后,分别测量了PMOS、NMOS的亚阈特性曲线,分析了引起MOSFET阈值电压漂移的两种因素(辐照诱生氧化层电荷和新生界面态电荷)。对NMOS/SIMOX,由于寄生背沟MOS结构的影响,经辐照后背沟漏电很快增大,经300Gy(Si)辐照后器件已失效。而厚膜BESOI器件由于顶层硅膜较厚,基本上没有背沟效应,其辐照特性优于体硅器件。最后讨论了提高薄膜SIMOX器件抗辐照性能的几种措施。 相似文献
13.
14.
15.
采用SIMOX和BESOI材料制作了CMOS倒相器电路,在25 ̄200℃的不同温度下测量了PMOS和NMOS的亚阈特性曲线,实验结果显示,薄膜全耗尽IMOX器件的阈值电压和泄漏电流随温度的变化小于厚膜BESOI器件。 相似文献
16.
SIMOX技术是最具有发展前途的SOI技术之一。在发展薄硅层、深亚微米OMOS/SOI集成电路中,SIMOX技术占有极其重要的地位。本文综述了SIMOX基片的形成、高质量SIMOX基片的制备方法。阐述了薄硅层OMOS/SIMOX器件的工艺特点以及器件的性能特点。本文也就SIMOX技术及GMOS/SIMOX器件的研究现状及发展趋势进行了讨论。 相似文献