基于迭代序的流程序局部性分析和优化

流编程模型是一种近年来被广泛研究的并行编程模型,它在基于软件管理的流式存储器,如流寄存器文件的流体系结构上得到了良好的应用.但同时也有研究指出流编程模型同样适合于基于硬件管理的一致性cache的体系结构.流编程模型目前最重要的应用背景GPGPU在发展中也逐渐引入通用的数据cache,因此发掘流程序的cache局部性就成为在这类体系结构上提高流程序性能的关键.由于流程序特殊的执行模型,其重用向局部性转化的过程与传统的串行程序不一致,无法直接使用传统的局部性分析方法直接对流程序进行分析.在深入分析了重用向局部性转化过程的基础上,提出了"迭代序"的概念用于描述流和串行程序重用向局部性转化时的不同,同时结合流程序的执行特点面向并行扩展了传统的局部性分析理论,给出了基于迭代序的局部性分析方法.此外,结合局部性分析模型还提出了两种流程序的cache局部性优化方法.在GPGPUSim模拟平台上进行的验证结果表明对流程序局部性的定量分析是有效的,并且提出的优化方法也可以有效改善流程序的cache局部性,提高流程序的性能.     

多处理机系统循环间数据重用的cache优化*

cache的使用缓解了CPU和主存储器之间速度差距太大的矛盾，同时，也使cache的命中率成为影响多处理机系统性能发挥的重要因素.人们对如何加强数据的局部性，提高cache命中率，使多处理机系统的性能得到更好的发挥进行了积极的探索.但过去的工作主要集中于如何加强并行循环内的数据局部性，减少甚至消除并行循环内真假共享cache行所引起的cache抖动，对多处理机系统中循环间数据重用的开发和利用却少有论述.该文对如何开发和利用这些循环间数据重用进行了分析和讨论，并提出了一些切实可行、易于实现的方法.这些方法的     

基于ARM9的多行列键盘设计及其驱动实现

论文展示了一种在ARM等嵌入式设备上扩展特殊键盘的新设计方法,并以运行ARM-Linux操作系统的AT91RM9200系统为例,对键盘接口电路设计和键盘驱动模块开发作了都详细说明.在硬件设计中,充分利用32位处理器的数据宽度优势,采用数据锁存方式替代了常规使用GPIO或扩展专用键盘接口的方式,提高了系统硬件的资源利用率,也为在其他嵌入式设备上扩展多行列键盘提供了一种新的设计思路.     

Windows NT硬件抽象层HAL功能分析

WindowsNT操作系统最独特的属性之一，就是操作系统不依赖于特殊的硬件平台或体系结构的设计，具有可移植性。实现这一特殊的关键组件是硬件抽象层HAL。文中从WindowsNT操作系统的体系结构出发，详细介绍了硬件抽象层HAL在操作系统中的作用及其在处理设备中断、总线控制、DMA操作时提供的基本功能。     

基于Linux的嵌入式数据采集系统

数据采集系统是集计算机、通信及电子技术、工业控制为一体的综合探测系统.本文介绍了基于嵌入式Linux的数据采集系统的硬件结构和软件设计.为提高系统的实时响应性能和多任务处理能力,在硬件上采用ARM9微处理器技术,同时移植Linux操作系统,使系统的可靠性和可扩展性得以提高.设计中充分利用了嵌入式Linux的特点.系统软件模块有数据采集模块、数据处理模块、数据通信模块和数据诊断模块.将嵌入式Linux操作系统引入数据采集系统的设计中,加速了系统的开发,方便了将采的功能扩展,提高了观测数据的及时性和准确性,实现了观测的自动化.     

基于ARM芯片的CAN总线接口设计与实现

为了使S3C2410X芯片可以控制CAN总线数据的发送与接收,采用MCP2510总线控制器扩展S3C2410X芯片的CAN总线接口功能,系统硬件主体采用MATRIXVARM9板和MCP2510总线控制器,操作系统采用ARM-Linux,详细介绍了硬件的接口设计,讨论了嵌入式ARM-Linux操作系统上CAN设备驱动程序的具体设计方法.经过测试,可以满足应用的要求.     

基于数据对象规模的Rank级内存分配方法

利用主存的多bank/rank/channel结构挖掘访存并行性和局部性,是提高系统性能的重要手段.相关研究工作通过sub-rank技术增加可并行工作的存储资源,或在并行程序之间对bank划分,以隔离访存冲突.但上述方法没有考虑在bank/rank资源共存的情况下,单个程序内部数据对象间的冲突问题.通过观察数据在主存中的分布,发现程序的数据倾向聚簇于单个rank中,并提出了一种基于数据对象规模的rank级内存分配方法(data object scale aware rank-level memory allocation,DSRA).DSRA将冲突开销较大的数据对象分散到不同的rank,利用增长的bank/rank资源提高访存性能.DSRA工作在操作系统层,基于编译器和操作系统提供的信息来分析数据对象间的冲突开销,既不用修改源码,也不依赖特殊的底层硬件.基于2款真实处理器对来自NAS Benchmark和SPEC CPU2000中的存储敏感型基准测试程序进行评测.结果表明,在不影响cache失效率的情况下,DSRA通过减少主存访问周期数,可以降低程序的执行时间.与已有的优化技术相比,性能平均提高6.8%,最高性能提升幅度为16%.     

多核平台共享内存操作系统性能瓶颈分析及解决

共享内存操作系统使用精心设计的锁来保护各种共享数据,对这些数据的访问需要首先获得对应的锁,当内核中同时有多个流程(系统调用、内核线程或中断处理程序等)试图获得同一个锁时会产生竞争,相关流程越多竞争就越激烈.随着系统中处理单元数目的增长,这些流程的数量也在不断增加,此时,对锁的竞争会影响系统的整体性能,甚至成为瓶颈.另一方面,操作系统与应用程序在同一处理器核上交替运行,因为硬件cache容量有限,导致操作系统的代码和数据经常替换掉应用程序的代码和数据.当应用程序重新被调度运行时,需从更慢速的cache,甚至从内存中读取这些代码和数据,从而降低了性能.通过在一台16核AMD节点上的相关测试,以上问题得到了量化验证,并针对这些问题提出了一种异构操作系统模型.在此模型下,应用程序和操作系统分别运行在不同的处理器核上,实验显示这种模式可以有效降低对锁的竞争和对cache的污染.     

面向机器学习的高性能SIMT处理器cache的设计与实现

为了满足机器学习中大数据、并行计算及降低处理器与主存之间的差距等要求,设计基于自主研发的SIMT处理器的流水线cache结构。依据局部性原理与LRU替换算法相结合设计专用的伪LRU替换算法,与通用的轮询、LFU、LRU替换算法共同完成cache替换算法的可配置要求,实现处理器与主存之间的快速交互。采用Xilinx公司virtex ultrascale系列的xcvu440-flga2892-2-e FPGA芯片对设计进行综合。结果表明该结构指令cache最大时延为2.923 ns,数据cache最大时延为3.258 ns,满足SIMT处理器性能要求。     

用嵌入式系统实现复杂交互通信

设计嵌入式系统实现各种通信方式之间的数据交互.核心模块板采用基于ARM9体系结构的微控制器.硬件电路扩展外围串口、CAN总线接口、以太网口等.为嵌入式Linux操作系统开发扩展的串口驱动程序;应用编程完成多线程建立、缓冲区互斥、串口收发等功能函数.实现了CAN总线、以太网及串口之间的数据交互.经测试,设计并实现的通信控制器满足复杂交互通信的要求.     

远程调试系统的关键技术分析

通常的远程调试需要特殊的硬件接口,许多功能的实现依靠硬件的命令来处理.设计的调试系统摆脱了硬件的特殊要求,因此,以前通常通过硬件来实现的功能都要用软件的手段来实现.主要介绍基于操作系统的远程调试系统通过软件的方式实现调试功能的关键技术.     

基于硬件cache锁机制的Java虚拟机即时编译器优化

Java虚拟机即时编译器以方法为单位进行编译,编译器将字节码方法编译成可执行代码,并经过数据cache存入内存中,当再次执行到该代码段时,处理器需要从包含该代码段的内存区域取指令执行,如果该内存区域在数据cache中已经建立映射,就可以直接从数据cache中读取数据,读数据的性能就会有大幅度的提高.但是编译生成的大量可执行代码在cache中频繁替换,当生成代码被替换出cache后,代码再次执行时处理器必须访问速度较慢的主存储器,成为编译器的性能瓶颈.设计并实现了硬件cache锁机制,提出了一种软硬件协同设计的即时编译方法.通过该方法,生成代码执行时的cache失效次数降低了6.9%,SPECjvm2008中程序最高获得了17.9%的性能提升,平均性能提升4.2%.     

水下航行体综合调试设备测控系统设计

针对某水下航行体功能调试和性能检测的特殊需求,设计了基于PCI+ VXI总线技术的综合调试设备测控系统,介绍了其软、硬件设计方案,软件架构、数据分拣和故障诊断等关键技术的解决情况.实践证明系统功能完善、运行可靠、实时性强,满足设计要求.     

基于ARM的便携式智能仪器的设计

本文介绍了一种基于ARM的便携式智能仪器,并给出了该仪器的软、硬件设计方案.详细论述了仪器的硬件组成和设计,简要说明了移植μClinux嵌入式操作系统的关键和对操作系统的扩展设计,最后以信号发生功能部分为例给出了信号发生器的设计方法.     

一种基于ARM嵌入式处理器的便携式智能仪器的设计

本文介绍了一种基于ARM嵌入式处理器的智能仪器,并给出了该仪器的软、硬件设计方案.详细论述了仪器的硬件组成和设计,简要说明了移植μC/OS-Ⅱ嵌入式操作系统的关键和对操作系统的扩展设计,最后以信号发生功能部分为例给出了信号发生器任务的设计方法.     

基于AT89C52控制的任意波形水下信标电路设计

本文根据水下运动目标定位需要,设计了一种任意波形的新型水下信标电路.利用单片机和CPLD控制,将预存在EPROM中的波形数据读出;经D/A转换和功率放大输出.基于单片机控制和波形数据预生成方法设计的水下信标,实用性强、功能扩展灵活、信号参数可调,实现了硬件电路的软件化设计,降低了成本;无需改变硬件电路,通过软件参数重新设置即可产生多种参考波形信号.     

多媒体技术正展现着计算机崭新的未来(下)

2.4 有代表性的多媒体软件、套件2.4.1 Apple公司的Quick TimeQuick Time是在Macintosh操作系统最新技术“system 7”上扩充的多媒体软件.它扩展了电脑的操作系统,增加了把声音作为时基信息处理的能力.Quick Time压缩声音文件,并提供一个标准的图形界面以修改和编辑数据.它是模块式设计,一旦有新的功能被开发,马上可以加进去.其主要功能是:     

基于IntelPXA270的系统引导程序移植与实现

为了满足嵌入式操作系统与硬件平台配置的多样性和灵活性,要求设计引导程序Bootloader,实现基本硬件初始化和引导操作系统内核.系统总结了基于PXA270嵌入式系统引导程序的移植方法和步骤;介绍了引导程序Bootloader的设计和实现方法;讨论了位置无关代码在引导程序中的应用;简述了用于测试PXA270硬件器件的Bootloader扩展功能.该设计方法除用于完成Bootloader基本功能外,位置无关代码实现了程序的快速运行,扩展功能可以测试PXA270基本硬件设备.该引导程序Bootloader已成功运行于PXA270嵌入式平台,可提供类似系统开发的直接借鉴.     

支持动态可重构的软/硬件统一多线程编程模型

针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计、操作系统内核扩展,便于设计人员以统一的线程视图描述应用的软硬件划分.以数据加密/解密为例进行测试的结果表明,统一线程抽象带来的时间开销和空间资源占用率较小,该模型在探索编程灵活性的同时,能够有效地兼顾硬件的效率.     

基于瞬时访问信息的动态页迁移机制

页迁移是分布共享存储系统中动态开发数据局部性的一种优化策略，但体系结构相关性及时空开锁限制了它在实际系统中的应用。本文立足于CC－NUMA系统和具有单地址空间映象的cluster系统，提出了一种通用的、无需特殊硬件支持的，基于瞬时访问信息的动态页迁移机制，并给出了基于Linux操作系统内的实现方案。